coreparameters.v

来自「使用Libero提供的异步通信IP核实现UART通信」· Verilog 代码 · 共 12 行

//--------------------------------------------------------------------
// Created by Actel SmartDesign Thu Sep 11 23:07:54 2008
// Parameters for COREUART
//--------------------------------------------------------------------


parameter FAMILY = 15;
parameter HDL_license = "O";
parameter RX_FIFO = 0;
parameter TX_FIFO = 0;
parameter testbench = "Verif";