counter.fit.rpt

带清零和重置功能的十进制计数器

; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                           ; Care                           ;
; Optimize Timing                                                    ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing                         ; On                             ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                              ;
; Slow Slew Rate                                                     ; Off                            ; Off                            ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                            ; Off                            ;
; Auto Packed Registers -- Cyclone                                   ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Merge PLLs                                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Fitter Effort                                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                           ; Auto                           ;
; Auto Register Duplication                                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                            ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/test_20/t1/counter.pin.


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                        ;
+---------------------------------------------+----------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                  ;
+---------------------------------------------+----------------------------------------------------------------------------------------+
; Total logic elements                        ; 569 / 12,060 ( 5 % )                                                                   ;
;     -- Combinational with no register       ; 159                                                                                    ;
;     -- Register only                        ; 142                                                                                    ;
;     -- Combinational with a register        ; 268                                                                                    ;
;                                             ;                                                                                        ;
; Logic element usage by number of LUT inputs ;                                                                                        ;
;     -- 4 input functions                    ; 221                                                                                    ;
;     -- 3 input functions                    ; 75                                                                                     ;
;     -- 2 input functions                    ; 106                                                                                    ;
;     -- 1 input functions                    ; 71                                                                                     ;
;     -- 0 input functions                    ; 96                                                                                     ;
;                                             ;                                                                                        ;
; Logic elements by mode                      ;                                                                                        ;
;     -- normal mode                          ; 501                                                                                    ;
;     -- arithmetic mode                      ; 68                                                                                     ;
;     -- qfbk mode                            ; 28                                                                                     ;
;     -- register cascade mode                ; 0                                                                                      ;
;     -- synchronous clear/load mode          ; 144                                                                                    ;
;     -- asynchronous clear/load mode         ; 213                                                                                    ;
;                                             ;                                                                                        ;
; Total registers                             ; 410 / 12,567 ( 3 % )                                                                   ;
; Total LABs                                  ; 76 / 1,206 ( 6 % )                                                                     ;
; Logic elements in carry chains              ; 77                                                                                     ;
; User inserted logic elements                ; 0                                                                                      ;
; Virtual pins                                ; 0                                                                                      ;
; I/O pins                                    ; 18 / 173 ( 10 % )                                                                      ;
;     -- Clock pins                           ; 1 / 2 ( 50 % )                                                                         ;
; Global signals                              ; 8                                                                                      ;
; M4Ks                                        ; 1 / 52 ( 2 % )                                                                         ;
; Total memory bits                           ; 640 / 239,616 ( < 1 % )                                                                ;
; Total RAM block bits                        ; 4,608 / 239,616 ( 2 % )                                                                ;
; PLLs                                        ; 0 / 2 ( 0 % )                                                                          ;
; Global clocks                               ; 8 / 8 ( 100 % )                                                                        ;
; Average interconnect usage                  ; 1%                                                                                     ;
; Peak interconnect usage                     ; 5%                                                                                     ;
; Maximum fan-out node                        ; altera_internal_jtag~TDO                                                               ;
; Maximum fan-out                             ; 244                                                                                    ;
; Highest non-global fan-out signal           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena ;
; Highest non-global fan-out                  ; 66                                                                                     ;
; Total fan-out                               ; 2433                                                                                   ;
; Average fan-out                             ; 4.12                                                                                   ;
+---------------------------------------------+----------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                  ;
+-----------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name                  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-----------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; auto_stp_trigger_in_0 ; 202   ; 2        ; 32           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; clk                   ; 28    ; 1        ; 0            ; 15           ; 2           ; 174                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clr                   ; 104   ; 4        ; 42           ; 0            ; 0           ; 34                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;