_primary.vhd

来自「Altera 官方提供的SDRAM控制器,verilog的」· VHDL 代码 · 共 8 行

library verilog;
use verilog.vl_types.all;
entity sdr_sdram_tb is
    port(

    );
end sdr_sdram_tb;