freqm.fit.rpt

以CPLD器件EPM7128SLC84-15为核心实现的简易数字频率计

+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in D:/051750/freqm/freqm.fit.eqn.


+----------------+
; Floorplan View ;
+----------------+
Floorplan report data cannot be output to ASCII.
Please use Quartus II to view the floorplan report data.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/051750/freqm/freqm.pin.


+---------------------------------------------------------+
; Fitter Resource Usage Summary                           ;
+------------------------------+--------------------------+
; Resource                     ; Usage                    ;
+------------------------------+--------------------------+
; Logic cells                  ; 122 / 128 ( 95 % )       ;
; Registers                    ; 78 / 128 ( 60 % )        ;
; Number of pterms used        ; 350                      ;
; User inserted logic cells    ; 0                        ;
; I/O pins                     ; 22 / 68 ( 32 % )         ;
;     -- Clock pins            ; 1 / 2 ( 50 % )           ;
;     -- Dedicated input pins  ; 0 / 2 ( 0 % )            ;
; Global signals               ; 1                        ;
; Shareable expanders          ; 19 / 128 ( 14 % )        ;
; Parallel expanders           ; 16 / 120 ( 13 % )        ;
; Cells using turbo bit        ; 122 / 128 ( 95 % )       ;
; Maximum fan-out node         ; dispselector:inst|POS[0] ;
; Maximum fan-out              ; 30                       ;
; Total fan-out                ; 820                      ;
; Average fan-out              ; 5.03                     ;
+------------------------------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                      ;
+-----------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; Name      ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; I/O Standard ; Location assigned by ;
+-----------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; CLK       ; 83    ; --       ; --  ; 12                    ; 0                  ; yes    ; no             ; TTL          ; User                 ;
; SIGNAL    ; 22    ; --       ; 2   ; 13                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; SWITCH[0] ; 54    ; --       ; 6   ; 29                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; SWITCH[1] ; 55    ; --       ; 6   ; 20                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
+-----------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                              ;
+-----------+-------+----------+-----+-----------------+----------------+------------+--------------+----------------------+
; Name      ; Pin # ; I/O Bank ; LAB ; Output Register ; Slow Slew Rate ; Open Drain ; I/O Standard ; Location assigned by ;
+-----------+-------+----------+-----+-----------------+----------------+------------+--------------+----------------------+
; CATSEL[0] ; 41    ; --       ; 4   ; no              ; no             ; no         ; TTL          ; User                 ;
; CATSEL[1] ; 40    ; --       ; 4   ; no              ; no             ; no         ; TTL          ; User                 ;
; CATSEL[2] ; 39    ; --       ; 4   ; no              ; no             ; no         ; TTL          ; User                 ;
; CATSEL[3] ; 37    ; --       ; 4   ; no              ; no             ; no         ; TTL          ; User                 ;
; CATSEL[4] ; 36    ; --       ; 4   ; no              ; no             ; no         ; TTL          ; User                 ;
; CATSEL[5] ; 35    ; --       ; 4   ; no              ; no             ; no         ; TTL          ; User                 ;
; DIGSGN[0] ; 9     ; --       ; 1   ; no              ; no             ; no         ; TTL          ; User                 ;
; DIGSGN[1] ; 10    ; --       ; 1   ; no              ; no             ; no         ; TTL          ; User                 ;
; DIGSGN[2] ; 11    ; --       ; 1   ; no              ; no             ; no         ; TTL          ; User                 ;
; DIGSGN[3] ; 12    ; --       ; 1   ; no              ; no             ; no         ; TTL          ; User                 ;
; DIGSGN[4] ; 15    ; --       ; 2   ; no              ; no             ; no         ; TTL          ; User                 ;
; DIGSGN[5] ; 16    ; --       ; 2   ; no              ; no             ; no         ; TTL          ; User                 ;
; DIGSGN[6] ; 17    ; --       ; 2   ; no              ; no             ; no         ; TTL          ; User                 ;
; DIGSGN[7] ; 18    ; --       ; 2   ; no              ; no             ; no         ; TTL          ; User                 ;
+-----------+-------+----------+-----+-----------------+----------------+------------+--------------+----------------------+


+-------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                      ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; 1        ; 0          ; --       ; GND+           ;        ;              ;         ;                 ;
; 2        ; 1          ; --       ; GND+           ;        ;              ;         ;                 ;
; 3        ; 2          ; --       ; VCCINT         ; power  ;              ; 5.0V    ;                 ;
; 4        ; 3          ; --       ; GND*           ;        ;              ;         ;                 ;
; 5        ; 4          ; --       ; GND*           ;        ;              ;         ;                 ;
; 6        ; 5          ; --       ; GND*           ;        ;              ;         ;                 ;
; 7        ; 6          ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 8        ; 7          ; --       ; GND*           ;        ;              ;         ;                 ;
; 9        ; 8          ; --       ; DIGSGN[0]      ; output ; TTL          ;         ; Y               ;
; 10       ; 9          ; --       ; DIGSGN[1]      ; output ; TTL          ;         ; Y               ;
; 11       ; 10         ; --       ; DIGSGN[2]      ; output ; TTL          ;         ; Y               ;
; 12       ; 11         ; --       ; DIGSGN[3]      ; output ; TTL          ;         ; Y               ;
; 13       ; 12         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 14       ; 13         ; --       ; +TDI           ; input  ; TTL          ;         ; N               ;
; 15       ; 14         ; --       ; DIGSGN[4]      ; output ; TTL          ;         ; Y               ;
; 16       ; 15         ; --       ; DIGSGN[5]      ; output ; TTL          ;         ; Y               ;
; 17       ; 16         ; --       ; DIGSGN[6]      ; output ; TTL          ;         ; Y               ;
; 18       ; 17         ; --       ; DIGSGN[7]      ; output ; TTL          ;         ; Y               ;
; 19       ; 18         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 20       ; 19         ; --       ; GND*           ;        ;              ;         ;                 ;
; 21       ; 20         ; --       ; GND*           ;        ;              ;         ;                 ;
; 22       ; 21         ; --       ; SIGNAL         ; input  ; TTL          ;         ; Y               ;
; 23       ; 22         ; --       ; +TMS           ; input  ; TTL          ;         ; N               ;