selector.hier_info

以CPLD器件EPM7128SLC84-15为核心实现的简易数字频率计

|selector
MCLK => Pulse~0.DATAB
HCLK => En~2.DATAA
SIG => En~2.DATAB
SIG => Pulse~0.DATAA
SIG => SIG2.CLK
En <= En~3.DB_MAX_OUTPUT_PORT_TYPE
Pulse <= Pulse~0.DB_MAX_OUTPUT_PORT_TYPE
SW[0] => En~0.IN0
SW[0] => Pulse~0.OUTPUTSELECT
SW[1] => En~1.IN0
SW[1] => reduce_nor~1.IN0