encoder.fit.rpt

一个简单的VHDL3-8译码程序

; 133      ; 6          ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 134      ; 7          ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 135      ; 8          ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 136      ; 9          ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 137      ; 10         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 138      ; 11         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 139      ; 12         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 140      ; 13         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 141      ; 14         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 142      ; 15         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 143      ; 16         ; --       ; y[1]           ; output ; 3.3-V LVTTL  ;         ; N               ;
; 144      ; 17         ; --       ; VCCIO          ; power  ;              ; 3.3V    ;                 ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------+
; Output Pin Default Load For Reported TCO      ;
+--------------+-------+------------------------+
; I/O Standard ; Load  ; Termination Resistance ;
+--------------+-------+------------------------+
; 3.3-V LVTTL  ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS ; 10 pF ; Not Available          ;
; 3.3-V PCI    ; 10 pF ; 25 Ohm (Parallel)      ;
; 2.5 V        ; 10 pF ; Not Available          ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                               ;
+----------------------------+------------+------+---------------------+--------------+
; Compilation Hierarchy Node ; Macrocells ; Pins ; Full Hierarchy Name ; Library Name ;
+----------------------------+------------+------+---------------------+--------------+
; |encoder                   ; 3          ; 15   ; |encoder            ; work         ;
+----------------------------+------------+------+---------------------+--------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+----------+----------------------+
; Name     ; Fan-Out              ;
+----------+----------------------+
; input[7] ; 3                    ;
; input[6] ; 2                    ;
; input[5] ; 2                    ;
; input[3] ; 2                    ;
; input[4] ; 1                    ;
; input[2] ; 1                    ;
; input[1] ; 1                    ;
; Mux1~12  ; 1                    ;
; Mux2~14  ; 1                    ;
; Mux0~13  ; 1                    ;
+----------+----------------------+


+----------------------------------------------+
; Interconnect Usage Summary                   ;
+----------------------------+-----------------+
; Interconnect Resource Type ; Usage           ;
+----------------------------+-----------------+
; Output enables             ; 0 / 6 ( 0 % )   ;
; PIA buffers                ; 7 / 576 ( 1 % ) ;
; PIAs                       ; 7 / 576 ( 1 % ) ;
+----------------------------+-----------------+


+----------------------------------------------------------------------------+
; LAB External Interconnect                                                  ;
+----------------------------------------------+-----------------------------+
; LAB External Interconnects  (Average = 0.44) ; Number of LABs  (Total = 1) ;
+----------------------------------------------+-----------------------------+
; 0                                            ; 15                          ;
; 1                                            ; 0                           ;
; 2                                            ; 0                           ;
; 3                                            ; 0                           ;
; 4                                            ; 0                           ;
; 5                                            ; 0                           ;
; 6                                            ; 0                           ;
; 7                                            ; 1                           ;
+----------------------------------------------+-----------------------------+


+----------------------------------------------------------------------+
; LAB Macrocells                                                       ;
+----------------------------------------+-----------------------------+
; Number of Macrocells  (Average = 0.19) ; Number of LABs  (Total = 1) ;
+----------------------------------------+-----------------------------+
; 0                                      ; 15                          ;
; 1                                      ; 0                           ;
; 2                                      ; 0                           ;
; 3                                      ; 1                           ;
+----------------------------------------+-----------------------------+


+--------------------------------------------------------------------+
; Logic Cell Interconnection                                         ;
+-----+------------+----------------------------------------+--------+
; LAB ; Logic Cell ; Input                                  ; Output ;
+-----+------------+----------------------------------------+--------+
;  A  ; LC3        ; input[5], input[7], input[6], input[4] ; y[2]   ;
;  A  ; LC5        ; input[1], input[5], input[3], input[7] ; y[0]   ;
;  A  ; LC6        ; input[3], input[7], input[2], input[6] ; y[1]   ;
+-----+------------+----------------------------------------+--------+


+---------------------------------------------------------------+
; Fitter Device Options                                         ;
+----------------------------------------------+----------------+
; Option                                       ; Setting        ;
+----------------------------------------------+----------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off            ;
; Enable device-wide reset (DEV_CLRn)          ; Off            ;
; Enable device-wide output enable (DEV_OE)    ; Off            ;
; Enable INIT_DONE output                      ; Off            ;
; Configuration scheme                         ; Passive Serial ;
; Security bit                                 ; Off            ;
; Base pin-out file on sameframe device        ; Off            ;
+----------------------------------------------+----------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 7.2 Build 151 09/26/2007 SJ Full Version
    Info: Processing started: Sat Dec 13 11:13:29 2008
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off encoder -c encoder
Info: Selected device EPM3256ATC144-10 for design "encoder"
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
    Info: Allocated 140 megabytes of memory during processing
    Info: Processing ended: Sat Dec 13 11:13:31 2008
    Info: Elapsed time: 00:00:02