⭐ 欢迎来到虫虫下载站! | 📦 资源下载 📁 资源专辑 ℹ️ 关于我们
⭐ 虫虫下载站

📄 roycpld.fit.rpt

📁 这是一个verilog HDL 语言的例子
💻 RPT
📖 第 1 页 / 共 5 页
字号:

+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.08) ; Number of LABs  (Total = 24) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 0                            ;
; 2                                               ; 3                            ;
; 3                                               ; 0                            ;
; 4                                               ; 4                            ;
; 5                                               ; 0                            ;
; 6                                               ; 4                            ;
; 7                                               ; 3                            ;
; 8                                               ; 0                            ;
; 9                                               ; 2                            ;
; 10                                              ; 4                            ;
; 11                                              ; 3                            ;
; 12                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 10.13) ; Number of LABs  (Total = 24) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 2                            ;
; 4                                            ; 4                            ;
; 5                                            ; 0                            ;
; 6                                            ; 3                            ;
; 7                                            ; 3                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 2                            ;
; 15                                           ; 2                            ;
; 16                                           ; 1                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Fit Attempts       ; 1     ;
; Status Code        ; 0     ;
; Fit Attempts       ; 1     ;
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+---------------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                             ;
+--------------------------------------------------------------------------------+------------------+
; Name                                                                           ; Value            ;
+--------------------------------------------------------------------------------+------------------+
; Time - Fit Attempt 1                                                           ; 0                ;
; Time - Fit Attempt 1                                                           ; 0                ;
; Mid Wire Use - Fit Attempt 1                                                   ; 49               ;
; Mid Slack - Fit Attempt 1                                                      ; -2921            ;
; Internal Atom Count - Fit Attempt 1                                            ; 223              ;
; LE/ALM Count - Fit Attempt 1                                                   ; 223              ;
; LAB Count - Fit Attempt 1                                                      ; 24               ;
; Outputs per Lab - Fit Attempt 1                                                ; 6.958            ;
; Inputs per LAB - Fit Attempt 1                                                 ; 7.833            ;
; Global Inputs per LAB - Fit Attempt 1                                          ; 1.833            ;
; LAB Constraint 'non-global clock / CE pair + async load' - Fit Attempt 1       ; 0:24             ;
; LAB Constraint 'ce + sync load' - Fit Attempt 1                                ; 0:15;1:9         ;
; LAB Constraint 'non-global controls' - Fit Attempt 1                           ; 0:3;1:20;2:1     ;
; LAB Constraint 'un-route combination' - Fit Attempt 1                          ; 0:3;1:20;2:1     ;
; LAB Constraint 'non-global with asyn_clear' - Fit Attempt 1                    ; 0:2;1:1;2:20;3:1 ;
; LAB Constraint 'un-route with async_clear' - Fit Attempt 1                     ; 0:2;1:1;2:20;3:1 ;
; LAB Constraint 'non-global async clear + sync clear' - Fit Attempt 1           ; 0:11;1:13        ;
; LAB Constraint 'global non-clock/non-asynch_clear' - Fit Attempt 1             ; 0:24             ;
; LAB Constraint 'ygr_cl_ngclk_gclkce_sload_aload_constraint' - Fit Attempt 1    ; 0:15;1:9         ;
; LAB Constraint 'global control signals' - Fit Attempt 1                        ; 0:2;2:22         ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1                    ; 0:2;1:13;2:9     ;
; LAB Constraint 'aload_aclr pair with aload used' - Fit Attempt 1               ; 0:24             ;
; LAB Constraint 'aload_aclr pair' - Fit Attempt 1                               ; 0:2;1:20;2:2     ;
; LAB Constraint 'sload_sclear pair' - Fit Attempt 1                             ; 0:4;1:20         ;
; LAB Constraint 'invert_a constraint' - Fit Attempt 1                           ; 1:24             ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1                      ; 0:12;1:12        ;
; LAB Constraint 'use of ADATA or SDATA by registers constraint' - Fit Attempt 1 ; 0:24             ;
; LEs in Chains - Fit Attempt 1                                                  ; 109              ;
; LEs in Long Chains - Fit Attempt 1                                             ; 105              ;
; LABs with Chains - Fit Attempt 1                                               ; 13               ;
; LABs with Multiple Chains - Fit Attempt 1                                      ; 0                ;
; Time - Fit Attempt 1                                                           ; 1                ;
; Time in tsm_tan.dll - Fit Attempt 1                                            ; 0.031            ;
+--------------------------------------------------------------------------------+------------------+


+----------------------------------------------+
; Advanced Data - Placement                    ;
+--------------------------------------+-------+
; Name                                 ; Value ;
+--------------------------------------+-------+
; Early Wire Use - Fit Attempt 1       ; 9     ;
; Early Slack - Fit Attempt 1          ; -2040 ;
; Mid Wire Use - Fit Attempt 1         ; 21    ;
; Mid Slack - Fit Attempt 1            ; -2040 ;
; Late Wire Use - Fit Attempt 1        ; 23    ;
; Late Slack - Fit Attempt 1           ; -2040 ;
; Peak Regional Wire - Fit Attempt 1   ; 0.000 ;
; Time - Fit Attempt 1                 ; 5     ;
; Time in fit_fsyn.dll - Fit Attempt 1 ; 3.297 ;
; Time 

⌨️ 快捷键说明

复制代码 Ctrl + C
搜索代码 Ctrl + F
全屏模式 F11
切换主题 Ctrl + Shift + D
显示快捷键 ?
增大字号 Ctrl + =
减小字号 Ctrl + -