⭐ 欢迎来到虫虫下载站! | 📦 资源下载 📁 资源专辑 ℹ️ 关于我们
⭐ 虫虫下载站

📄 clock.tan.rpt

📁 用Verilog HDL 实现时钟(时和分)
💻 RPT
📖 第 1 页 / 共 5 页
字号:
; N/A                                     ; 85.70 MHz ( period = 11.669 ns )                    ; count[0]  ; count[13]     ; clk        ; clk      ; None                        ; None                      ; 10.960 ns               ;
; N/A                                     ; 85.71 MHz ( period = 11.667 ns )                    ; count[2]  ; count[13]     ; clk        ; clk      ; None                        ; None                      ; 10.958 ns               ;
; N/A                                     ; 85.84 MHz ( period = 11.649 ns )                    ; count[0]  ; count[2]      ; clk        ; clk      ; None                        ; None                      ; 10.940 ns               ;
; N/A                                     ; 85.86 MHz ( period = 11.647 ns )                    ; count[0]  ; count[1]      ; clk        ; clk      ; None                        ; None                      ; 10.938 ns               ;
; N/A                                     ; 85.86 MHz ( period = 11.647 ns )                    ; count[2]  ; count[2]      ; clk        ; clk      ; None                        ; None                      ; 10.938 ns               ;
; N/A                                     ; 85.87 MHz ( period = 11.645 ns )                    ; count[2]  ; count[1]      ; clk        ; clk      ; None                        ; None                      ; 10.936 ns               ;
; N/A                                     ; 86.12 MHz ( period = 11.612 ns )                    ; count[0]  ; count[18]     ; clk        ; clk      ; None                        ; None                      ; 10.903 ns               ;
; N/A                                     ; 86.13 MHz ( period = 11.610 ns )                    ; count[2]  ; count[18]     ; clk        ; clk      ; None                        ; None                      ; 10.901 ns               ;
; N/A                                     ; 86.95 MHz ( period = 11.501 ns )                    ; count[8]  ; count[2]      ; clk        ; clk      ; None                        ; None                      ; 10.792 ns               ;
; N/A                                     ; 86.96 MHz ( period = 11.499 ns )                    ; count[8]  ; count[1]      ; clk        ; clk      ; None                        ; None                      ; 10.790 ns               ;
; N/A                                     ; 88.02 MHz ( period = 11.361 ns )                    ; count[9]  ; count[2]      ; clk        ; clk      ; None                        ; None                      ; 10.652 ns               ;
; N/A                                     ; 88.04 MHz ( period = 11.359 ns )                    ; count[9]  ; count[1]      ; clk        ; clk      ; None                        ; None                      ; 10.650 ns               ;
; N/A                                     ; 88.28 MHz ( period = 11.328 ns )                    ; count[12] ; count[2]      ; clk        ; clk      ; None                        ; None                      ; 10.619 ns               ;
; N/A                                     ; 88.29 MHz ( period = 11.326 ns )                    ; count[12] ; count[1]      ; clk        ; clk      ; None                        ; None                      ; 10.617 ns               ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;           ;               ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-----------+---------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                                 ;
+------------------------------------------+-----------+---------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From      ; To            ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------+---------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; count[10] ; segdat_reg[6] ; clk        ; clk      ; None                       ; None                       ; 2.935 ns                 ;
; Not operational: Clock Skew > Data Delay ; count[10] ; segdat_reg[4] ; clk        ; clk      ; None                       ; None                       ; 3.556 ns                 ;
; Not operational: Clock Skew > Data Delay ; count[10] ; segdat_reg[1] ; clk        ; clk      ; None                       ; None                       ; 3.592 ns                 ;
; Not operational: Clock Skew > Data Delay ; count[10] ; segdat_reg[2] ; clk        ; clk      ; None                       ; None                       ; 3.590 ns                 ;
; Not operational: Clock Skew > Data Delay ; count[10] ; segdat_reg[0] ; clk        ; clk      ; None                       ; None                       ; 3.708 ns                 ;
; Not operational: Clock Skew > Data Delay ; count[10] ; segdat_reg[3] ; clk        ; clk      ; None                       ; None                       ; 3.959 ns                 ;
; Not operational: Clock Skew > Data Delay ; count[10] ; segdat_reg[5] ; clk        ; clk      ; None                       ; None                       ; 3.965 ns                 ;
; Not operational: Clock Skew > Data Delay ; count[11] ; segdat_reg[2] ; clk        ; clk      ; None                       ; None                       ; 4.834 ns                 ;
; Not operational: Clock Skew > Data Delay ; count[11] ; segdat_reg[1] ; clk        ; clk      ; None                       ; None                       ; 4.837 ns                 ;
; Not operational: Clock Skew > Data Delay ; count[11] ; segdat_reg[0] ; clk        ; clk      ; None                       ; None                       ; 5.037 ns                 ;
; Not operational: Clock Skew > Data Delay ; count[11] ; segdat_reg[3] ; clk        ; clk      ; None                       ; None                       ; 5.171 ns                 ;
; Not operational: Clock Skew > Data Delay ; count[11] ; segdat_reg[4] ; clk        ; clk      ; None                       ; None                       ; 5.180 ns                 ;
; Not operational: Clock Skew > Data Delay ; count[11] ; segdat_reg[5] ; clk        ; clk      ; None                       ; None                       ; 5.178 ns                 ;
; Not operational: Clock Skew > Data Delay ; count[11] ; segdat_reg[6] ; clk        ; clk      ; None                       ; None                       ; 5.228 ns                 ;
; Not operational: Clock Skew > Data Delay ; sec[7]    ; segdat_reg[6] ; clk        ; clk      ; None                       ; None                       ; 4.471 ns                 ;
; Not operational: Clock Skew > Data Delay ; sec[5]    ; segdat_reg[6] ; clk        ; clk      ; None                       ; None                       ; 4.557 ns                 ;
; Not operational: Clock Skew > Data Delay ; sec[7]    ; segdat_reg[0] ; clk        ; clk      ; None                       ; None                       ; 4.795 ns                 ;
; Not operational: Clock Skew > Data Delay ; sec[3]    ; segdat_reg[6] ; clk        ; clk      ; None                       ; None                       ; 4.845 ns                 ;
; Not operational: Clock Skew > Data Delay ; sec[1]    ; segdat_reg[6] ; clk        ; clk      ; None                       ; None                       ; 5.090 ns                 ;
; Not operational: Clock Skew > Data Delay ; sec[5]    ; segdat_reg[4] ; clk        ; clk      ; None                       ; None                       ; 5.178 ns                 ;
; Not operational: Clock Skew > Data Delay ; sec[7]    ; segdat_reg[5] ; clk        ; clk      ; None                       ; None                       ; 5.196 ns                 ;
; Not operational: Clock Skew > Data Delay ; sec[7]    ; segdat_reg[3] ; clk        ; clk      ; None                       ; None                       ; 5.201 ns                 ;
; Not operational: Clock Skew > Data Delay ; sec[3]    ; segdat_reg[0] ; clk        ; clk      ; None                       ; None                       ; 5.169 ns                 ;
; Not operational: Clock Skew > Data Delay ; sec[5]    ; segdat_reg[1] ; clk        ; clk      ; None                       ; None                       ; 5.214 ns                 ;
; Not operational: Clock Skew > Data Delay ; sec[5]    ; segdat_reg[2] ; clk        ; clk      ; None                       ; None                       ; 5.212 ns                 ;
; Not operational: Clock Skew > Data Delay ; sec[5]    ; segdat_reg[0] ; clk        ; clk      ; None                       ; None                       ; 5.330 ns                 ;
; Not operational: Clock Skew > Data Delay ; sec[3]    ; segdat_reg[5] ; clk        ; clk      ; None                       ; None                       ; 5.570 ns                 ;
; Not operational: Clock Skew > Data Delay ; sec[3]    ; segdat_reg[3] ; clk        ; clk      ; None                       ; None                       ; 5.575 ns                 ;
; Not operational: Clock Skew > Data Delay ; sec[5]    ; segdat_reg[3] ; clk        ; clk      ; None                       ; None                       ; 5.581 ns                 ;
; Not operational: Clock Skew > Data Delay ; sec[5]    ; segdat_reg[5] ; clk        ; clk      ; None                       ; None                       ; 5.587 ns                 ;
; Not operational: Clock Skew > Data Delay ; sec[1]    ; segdat_reg[4] ; clk        ; clk      ; None                       ; None                       ; 5.711 ns                 ;
; Not operational: Clock Skew > Data Delay ; sec[1]    ; segdat_reg[1] ; clk        ; clk      ; None                       ; None                       ; 5.747 ns                 ;
; Not operational: Clock Skew > Data Delay ; sec[1]    ; segdat_reg[2] ; clk        ; clk      ; None                       ; None                       ; 5.745 ns                 ;
; Not operational: Clock Skew > Data Delay ; sec[1]    ; segdat_reg[0] ; clk        ; clk      ; None                       ; None                       ; 5.863 ns                 ;
; Not operational: Clock Skew > Data Delay ; sec[2]    ; segdat_reg[1] ; clk        ; clk      ; None                       ; None                       ; 5.860 ns                 ;
; Not operational: Clock Skew > Data Delay ; sec[2]    ; segdat_reg[2] ; clk        ; clk      ; None                       ; None                       ; 5.858 ns                 ;
; Not operational: Clock Skew > Data Delay ; sec[0]    ; segdat_reg[2] ; clk        ; clk      ; None                       ; None                       ; 5.895 ns                 ;
; Not operational: Clock Skew > Data Delay ; sec[0]    ; segdat_reg[1] ; clk        ; clk      ; None                       ; None                       ; 5.898 ns                 ;
; Not operational: Clock Skew > Data Delay ; sec[2]    ; segdat_reg[0] ; clk        ; clk      ; None                       ; None                       ; 6.030 ns                 ;
; Not operational: Clock Skew > Data Delay ; sec[1]    ; segdat_reg[3] ; clk        ; clk      ; None                       ; None                       ; 6.114 ns                 ;
; Not operational: Clock Skew > Data Delay ; sec[1]    ; segdat_reg[5] ; clk        ; clk      ; None                       ; None                       ; 6.120 ns                 ;
; Not operational: Clock Skew > Data Delay ; sec[2]    ; segdat_reg[3] ; clk        ; clk      ; None                       ; None                       ; 6.164 ns                 ;
; Not operational: Clock Skew > Data Delay ; sec[2]    ; segdat_reg[4] ; clk        ; clk      ; None                       ; None                       ; 6.173 ns                 ;
; Not operational: Clock Skew > Data Delay ; sec[2]    ; segdat_reg[5] ; clk        ; clk      ; None                       ; None                       ; 6.171 ns                 ;
; Not operational: Clock Skew > Data Delay ; sec[6]    ; segdat_reg[1] ; clk        ; clk      ; None                       ; None                       ; 6.135 ns            

⌨️ 快捷键说明

复制代码 Ctrl + C
搜索代码 Ctrl + F
全屏模式 F11
切换主题 Ctrl + Shift + D
显示快捷键 ?
增大字号 Ctrl + =
减小字号 Ctrl + -