📄 light.fit.rpt
字号:
; comb~209 ; SEXP36 ; 4 ; Clock enable ; no ; -- ; -- ;
; comb~210 ; SEXP37 ; 4 ; Clock enable ; no ; -- ; -- ;
; comb~211 ; SEXP39 ; 1 ; Clock enable ; no ; -- ; -- ;
; comb~216 ; SEXP41 ; 1 ; Clock enable ; no ; -- ; -- ;
; comb~221 ; SEXP42 ; 1 ; Clock enable ; no ; -- ; -- ;
; comb~226 ; SEXP43 ; 1 ; Clock enable ; no ; -- ; -- ;
; sw1 ; PIN_54 ; 20 ; Clock enable ; no ; -- ; -- ;
+----------+----------+---------+--------------+--------+----------------------+------------------+
+---------------------------------------------------------------------+
; Global & Other Fast Signals ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; clo ; PIN_83 ; 8 ; On ; -- ;
+------+----------+---------+----------------------+------------------+
+---------------------------------+
; Non-Global High Fan-Out Signals ;
+----------------------+----------+
; Name ; Fan-Out ;
+----------------------+----------+
; sw1 ; 20 ;
; a[0] ; 16 ;
; a[1] ; 15 ;
; a[2] ; 14 ;
; a[3] ; 13 ;
; btn2 ; 12 ;
; comb~210 ; 4 ;
; comb~209 ; 4 ;
; comb~208 ; 4 ;
; comb~207 ; 4 ;
; a~1 ; 2 ;
; a~2 ; 2 ;
; a~0 ; 2 ;
; a~16 ; 2 ;
; ld[3]$latch$d_and~12 ; 1 ;
; ld[6]$latch$d_and~12 ; 1 ;
; ld[2]$latch$d_and~11 ; 1 ;
; ld[4]$latch$d_and~12 ; 1 ;
; ld[7]$latch$d_and~11 ; 1 ;
; ld[8]$latch$d_and~10 ; 1 ;
; comb~226 ; 1 ;
; ld[1]$latch$d_and~9 ; 1 ;
; comb~221 ; 1 ;
; ld[5]$latch$d_and~11 ; 1 ;
; comb~216 ; 1 ;
; comb~211 ; 1 ;
+----------------------+----------+
+-----------------------------------------------+
; Interconnect Usage Summary ;
+----------------------------+------------------+
; Interconnect Resource Type ; Usage ;
+----------------------------+------------------+
; Output enables ; 0 / 6 ( 0 % ) ;
; PIA buffers ; 16 / 288 ( 5 % ) ;
; PIAs ; 16 / 288 ( 5 % ) ;
+----------------------------+------------------+
+----------------------------------------------------------------------------+
; LAB External Interconnect ;
+----------------------------------------------+-----------------------------+
; LAB External Interconnects (Average = 2.00) ; Number of LABs (Total = 2) ;
+----------------------------------------------+-----------------------------+
; 0 ; 6 ;
; 1 ; 0 ;
; 2 ; 0 ;
; 3 ; 0 ;
; 4 ; 0 ;
; 5 ; 0 ;
; 6 ; 1 ;
; 7 ; 0 ;
; 8 ; 0 ;
; 9 ; 0 ;
; 10 ; 1 ;
+----------------------------------------------+-----------------------------+
+----------------------------------------------------------------------+
; LAB Macrocells ;
+----------------------------------------+-----------------------------+
; Number of Macrocells (Average = 2.00) ; Number of LABs (Total = 2) ;
+----------------------------------------+-----------------------------+
; 0 ; 6 ;
; 1 ; 0 ;
; 2 ; 1 ;
; 3 ; 0 ;
; 4 ; 0 ;
; 5 ; 0 ;
; 6 ; 0 ;
; 7 ; 0 ;
; 8 ; 0 ;
; 9 ; 0 ;
; 10 ; 0 ;
; 11 ; 0 ;
; 12 ; 0 ;
; 13 ; 0 ;
; 14 ; 1 ;
+----------------------------------------+-----------------------------+
+-------------------------------------------------------------------------------+
; Shareable Expander ;
+-------------------------------------------------+-----------------------------+
; Number of shareable expanders (Average = 1.00) ; Number of LABs (Total = 1) ;
+-------------------------------------------------+-----------------------------+
; 0 ; 7 ;
; 1 ; 0 ;
; 2 ; 0 ;
; 3 ; 0 ;
; 4 ; 0 ;
; 5 ; 0 ;
; 6 ; 0 ;
; 7 ; 0 ;
; 8 ; 1 ;
+-------------------------------------------------+-----------------------------+
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Logic Cell Interconnection ;
+-----+------------+------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; LAB ; Logic Cell ; Input ; Output ;
+-----+------------+------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; C ; LC41 ; clo, a[2], a[1], a[0], a[3] ; a[3], comb~211 ;
; C ; LC39 ; clo, a[2], a[1], a[0], comb~207, comb~208, comb~209, comb~210, comb~211, sw1, a~16, btn2 ; a~16, comb~210, a~0, a~2, ld[5]$latch$d_and~11, a~1, ld[1]$latch$d_and~9, ld[8]$latch$d_and~10, ld[7]$latch$d_and~11, ld[4]$latch$d_and~12, ld[2]$latch$d_and~11, ld[6]$latch$d_and~12, ld[3]$latch$d_and~12 ;
; C ; LC46 ; clo, a[1], a[0], a[2], a[3] ; a[2], comb~216 ;
; C ; LC44 ; clo, a[0], a[2], a[3], a[1] ; a[0], comb~221 ;
; C ; LC36 ; clo, a[1], a[0], comb~207, comb~208, comb~209, comb~210, comb~216, sw1, a~0, btn2 ; a~16, a[3], comb~209, a~0, a~2, ld[5]$latch$d_and~11, a~1, ld[1]$latch$d_and~9, ld[8]$latch$d_and~10, ld[7]$latch$d_and~11, ld[4]$latch$d_and~12, ld[2]$latch$d_and~11, ld[6]$latch$d_and~12, ld[3]$latch$d_and~12 ;
; C ; LC37 ; a[3], btn2, a[2], sw1, a[1], a[0] ; ld[5] ;
; C ; LC34 ; clo, comb~207, comb~208, comb~209, comb~210, comb~221, sw1, a~2, btn2 ; a~16, a[3], comb~208, a~0, a~2, a[2], ld[5]$latch$d_and~11, a~1, ld[1]$latch$d_and~9, a[1], ld[8]$latch$d_and~10, ld[7]$latch$d_and~11, ld[4]$latch$d_and~12, ld[2]$latch$d_and~11, ld[6]$latch$d_and~12, ld[3]$latch$d_and~12 ;
; C ; LC42 ; clo, a[1], a[0], a[2], a[3] ; a[1], comb~226 ;
; C ; LC45 ; btn2, sw1, a[2], a[3], a[1], a[0] ; ld[1] ;
; C ; LC33 ; clo, a[0], comb~207, comb~208, comb~209, comb~210, comb~226, sw1, a~1, btn2 ; a~16, a[3], comb~207, a~0, a~2, a[2], ld[5]$latch$d_and~11, a~1, ld[1]$latch$d_and~9, ld[8]$latch$d_and~10, ld[7]$latch$d_and~11, ld[4]$latch$d_and~12, ld[2]$latch$d_and~11, ld[6]$latch$d_and~12, ld[3]$latch$d_and~12 ;
; C ; LC38 ; btn2, sw1, a[3], a[2], a[1], a[0] ; ld[4] ;
; C ; LC43 ; btn2, sw1, a[1], a[2], a[3], a[0] ; ld[2] ;
; C ; LC35 ; btn2, sw1, a[2], a[3], a[1], a[0] ; ld[6] ;
; C ; LC40 ; btn2, sw1, a[1], a[2], a[3], a[0] ; ld[3] ;
; D ; LC61 ; btn2, sw1, a[2], a[3], a[1], a[0] ; ld[8] ;
; D ; LC64 ; btn2, sw1, a[2], a[3], a[1], a[0] ; ld[7] ;
+-----+------------+------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
Info: Version 4.1 Build 181 06/29/2004 SJ Full Version
Info: Processing started: Fri May 19 10:56:15 2006
Info: Command: quartus_fit --import_settings_files=off --export_settings_files=off light -c light
Info: Selected device EPM7128SLC84-15 for design light
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
Info: Processing ended: Fri May 19 10:56:16 2006
Info: Elapsed time: 00:00:01
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -