mips_top.map.rpt

是verilog做的简化mips32指令系统。 有些小问题

; ALU32:alu|a2[24]                                     ; ALU32:alu|Mux1      ; yes                    ;
; ALU32:alu|a1[24]                                     ; ALU32:alu|Mux1      ; yes                    ;
; ALU32:alu|a2[25]                                     ; ALU32:alu|Mux1      ; yes                    ;
; ALU32:alu|a1[25]                                     ; ALU32:alu|Mux1      ; yes                    ;
; ALU32:alu|a2[26]                                     ; ALU32:alu|Mux1      ; yes                    ;
; ALU32:alu|a1[26]                                     ; ALU32:alu|Mux1      ; yes                    ;
; ALU32:alu|a2[27]                                     ; ALU32:alu|Mux1      ; yes                    ;
; ALU32:alu|a1[27]                                     ; ALU32:alu|Mux1      ; yes                    ;
; ALU32:alu|a2[28]                                     ; ALU32:alu|Mux1      ; yes                    ;
; ALU32:alu|a1[28]                                     ; ALU32:alu|Mux1      ; yes                    ;
; ALU32:alu|a2[29]                                     ; ALU32:alu|Mux1      ; yes                    ;
; ALU32:alu|a1[29]                                     ; ALU32:alu|Mux1      ; yes                    ;
; ALU32:alu|a2[30]                                     ; ALU32:alu|Mux1      ; yes                    ;
; ALU32:alu|a1[30]                                     ; ALU32:alu|Mux1      ; yes                    ;
; ALU32:alu|a2[31]                                     ; ALU32:alu|Mux1      ; yes                    ;
; ALU32:alu|a1[31]                                     ; ALU32:alu|Mux1      ; yes                    ;
; ALU32:alu|result[2]                                  ; ALU32:alu|Decoder1  ; yes                    ;
; ALU32:alu|result[3]                                  ; ALU32:alu|Decoder1  ; yes                    ;
; ALU32:alu|result[4]                                  ; ALU32:alu|Decoder1  ; yes                    ;
; ALU32:alu|result[5]                                  ; ALU32:alu|Decoder1  ; yes                    ;
; ALU32:alu|result[6]                                  ; ALU32:alu|Decoder1  ; yes                    ;
; ALU32:alu|result[7]                                  ; ALU32:alu|Decoder1  ; yes                    ;
; ALU32:alu|result[8]                                  ; ALU32:alu|Decoder1  ; yes                    ;
; ALU32:alu|result[9]                                  ; ALU32:alu|Decoder1  ; yes                    ;
; ALU32:alu|result[10]                                 ; ALU32:alu|Decoder1  ; yes                    ;
; ALU32:alu|result[11]                                 ; ALU32:alu|Decoder1  ; yes                    ;
; ALU32:alu|result[1]                                  ; ALU32:alu|Decoder1  ; yes                    ;
; ALU32:alu|result[0]                                  ; ALU32:alu|Decoder1  ; yes                    ;
; ALU32:alu|s1[2]                                      ; ALU32:alu|s1~32     ; yes                    ;
; ALU32:alu|s2[0]                                      ; ALU32:alu|s1~32     ; yes                    ;
; ALU32:alu|s2[1]                                      ; ALU32:alu|s1~32     ; yes                    ;
; ALU32:alu|s2[2]                                      ; ALU32:alu|s1~32     ; yes                    ;
; ALU32:alu|s2[3]                                      ; ALU32:alu|s1~32     ; yes                    ;
; ALU32:alu|s2[4]                                      ; ALU32:alu|s1~32     ; yes                    ;
; ALU32:alu|s1[31]                                     ; ALU32:alu|s1~32     ; yes                    ;
; ALU32:alu|s1[30]                                     ; ALU32:alu|s1~32     ; yes                    ;
; ALU32:alu|s1[29]                                     ; ALU32:alu|s1~32     ; yes                    ;
; ALU32:alu|s1[28]                                     ; ALU32:alu|s1~32     ; yes                    ;
; ALU32:alu|s1[27]                                     ; ALU32:alu|s1~32     ; yes                    ;
; ALU32:alu|s1[26]                                     ; ALU32:alu|s1~32     ; yes                    ;
; ALU32:alu|s1[25]                                     ; ALU32:alu|s1~32     ; yes                    ;
; ALU32:alu|s1[24]                                     ; ALU32:alu|s1~32     ; yes                    ;
; ALU32:alu|s1[23]                                     ; ALU32:alu|s1~32     ; yes                    ;
; ALU32:alu|s1[22]                                     ; ALU32:alu|s1~32     ; yes                    ;
; ALU32:alu|s1[21]                                     ; ALU32:alu|s1~32     ; yes                    ;
; ALU32:alu|s1[20]                                     ; ALU32:alu|s1~32     ; yes                    ;
; ALU32:alu|s1[19]                                     ; ALU32:alu|s1~32     ; yes                    ;
; ALU32:alu|s1[18]                                     ; ALU32:alu|s1~32     ; yes                    ;
; ALU32:alu|s1[17]                                     ; ALU32:alu|s1~32     ; yes                    ;
; ALU32:alu|s1[16]                                     ; ALU32:alu|s1~32     ; yes                    ;
; ALU32:alu|s1[15]                                     ; ALU32:alu|s1~32     ; yes                    ;
; Number of user-specified and inferred latches = 135  ;                     ;                        ;
+------------------------------------------------------+---------------------+------------------------+
Table restricted to first 100 entries. Note: All latches listed above may not be present at the end of synthesis due to various synthesis optimizations.


+-----------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                ;
+----------------------------------------+------------------------------------------+
; Register name                          ; Reason for Removal                       ;
+----------------------------------------+------------------------------------------+
; SignExt32:signext|Extend[16..30]       ; Merged with SignExt32:signext|Extend[31] ;
; Controler:controler|mr                 ; Merged with Controler:controler|mtr      ;
; SignExt32:signext|Extend[15]           ; Merged with SignExt32:signext|Extend[31] ;
; clock_gen:clocks|controlerclk          ; Merged with clock_gen:clocks|sigextclk   ;
; Total Number of Removed Registers = 18 ;                                          ;
+----------------------------------------+------------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 2872  ;
; Number of registers using Synchronous Clear  ; 819   ;
; Number of registers using Synchronous Load   ; 1584  ;
; Number of registers using Asynchronous Clear ; 0     ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 2616  ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                  ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+---------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                        ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+---------------------------------------------------+
; 3:1                ; 32 bits   ; 64 ALUTs      ; 64 ALUTs             ; 0 ALUTs                ; Yes        ; |Mips_Top|Registers32:registers|write_data[11]    ;
; 3:1                ; 5 bits    ; 10 ALUTs      ; 10 ALUTs             ; 0 ALUTs                ; Yes        ; |Mips_Top|Registers32:registers|WriteAddr[2]      ;
; 5:1                ; 6 bits    ; 18 ALUTs      ; 12 ALUTs             ; 6 ALUTs                ; Yes        ; |Mips_Top|Ifetch32:ifetch|next_pc[30]             ;
; 5:1                ; 26 bits   ; 78 ALUTs      ; 52 ALUTs             ; 26 ALUTs               ; Yes        ; |Mips_Top|Ifetch32:ifetch|next_pc[19]             ;
; 4:1                ; 16 bits   ; 32 ALUTs      ; 0 ALUTs              ; 32 ALUTs               ; Yes        ; |Mips_Top|Dmemory32:dmemory|dmemory32[63][16]     ;
; 4:1                ; 16 bits   ; 32 ALUTs      ; 0 ALUTs              ; 32 ALUTs               ; Yes        ; |Mips_Top|Dmemory32:dmemory|dmemory32[62][18]     ;
; 4:1                ; 16 bits   ; 32 ALUTs      ; 0 ALUTs              ; 32 ALUTs               ; Yes        ; |Mips_Top|Dmemory32:dmemory|dmemory32[61][24]     ;
; 4:1                ; 16 bits   ; 32 ALUTs      ; 0 ALUTs              ; 32 ALUTs               ; Yes        ; |Mips_Top|Dmemory32:dmemory|dmemory32[60][17]     ;
; 4:1                ; 16 bits   ; 32 ALUTs      ; 0 ALUTs              ; 32 ALUTs               ; Yes        ; |Mips_Top|Dmemory32:dmemory|dmemory32[59][24]     ;
; 4:1                ; 16 bits   ; 32 ALUTs      ; 0 ALUTs              ; 32 ALUTs               ; Yes        ; |Mips_Top|Dmemory32:dmemory|dmemory32[58][28]     ;
; 4:1                ; 16 bits   ; 32 ALUTs      ; 0 ALUTs              ; 32 ALUTs               ; Yes        ; |Mips_Top|Dmemory32:dmemory|dmemory32[57][18]     ;
; 4:1                ; 16 bits   ; 32 ALUTs      ; 0 ALUTs              ; 32 ALUTs               ; Yes        ; |Mips_Top|Dmemory32:dmemory|dmemory32[56][20]     ;
; 4:1                ; 16 bits   ; 32 ALUTs      ; 0 ALUTs              ; 32 ALUTs               ; Yes        ; |Mips_Top|Dmemory32:dmemory|dmemory32[55][18]     ;
; 4:1                ; 16 bits   ; 32 ALUTs      ; 0 ALUTs              ; 32 ALUTs               ; Yes        ; |Mips_Top|Dmemory32:dmemory|dmemory32[54][23]     ;
; 4:1                ; 16 bits   ; 32 ALUTs      ; 0 ALUTs              ; 32 ALUTs               ; Yes        ; |Mips_Top|Dmemory32:dmemory|dmemory32[53][31]     ;
; 4:1                ; 16 bits   ; 32 ALUTs      ; 0 ALUTs              ; 32 ALUTs               ; Yes        ; |Mips_Top|Dmemory32:dmemory|dmemory32[52][28]     ;
; 4:1                ; 16 bits   ; 32 ALUTs      ; 0 ALUTs              ; 32 ALUTs               ; Yes        ; |Mips_Top|Dmemory32:dmemory|dmemory32[51][30]     ;
; 4:1                ; 16 bits   ; 32 ALUTs      ; 0 ALUTs              ; 32 ALUTs               ; Yes        ; |Mips_Top|Dmemory32:dmemory|dmemory32[50][30]     ;