exe.v

来自「用VHDL设计具有简单MIPS功能的源码」· Verilog 代码 · 共 35 行

//******************************************************************************
//
// exe.v
//
// the implementation for EXE unit
// 
//
//******************************************************************************

module 	EXE(
	// input
	E_RegDes,E_ALUSrcB,
	E_ALUcontrol,
	E_A,E_B,E_I,
	E_RT,E_RD,
	// output
	ALUResult,
	mrd,mb
	);
	//EXE input
	input E_RegDes,E_ALUSrcB;
	input [3:0] E_ALUcontrol;
	input [31:0] E_A,E_B,E_I;
	input [4:0] E_RT,E_RD;	
	output [31:0] ALUResult;
	output [4:0] mrd;
	output [31:0] mb;
	wire [31:0] ALUOpB;
	
	assign ALUOpB = E_ALUSrcB?E_B:E_I;
	assign mrd = E_RegDes?E_RD:E_RT;
	assign mb = E_B;
	ALU ALU(.ALUResult(ALUResult),.ALUcontrol(E_ALUcontrol), .ALUOpA(E_A), .ALUOpB(ALUOpB));
endmodule