📄 mips.sim.rpt
字号:
; |MIPS|M_ALUResult[14] ; |MIPS|M_ALUResult[14] ; padio ;
; |MIPS|M_ALUResult[15] ; |MIPS|M_ALUResult[15] ; padio ;
; |MIPS|M_ALUResult[16] ; |MIPS|M_ALUResult[16] ; padio ;
; |MIPS|M_ALUResult[17] ; |MIPS|M_ALUResult[17] ; padio ;
; |MIPS|M_ALUResult[18] ; |MIPS|M_ALUResult[18] ; padio ;
; |MIPS|M_ALUResult[19] ; |MIPS|M_ALUResult[19] ; padio ;
; |MIPS|M_ALUResult[20] ; |MIPS|M_ALUResult[20] ; padio ;
; |MIPS|M_ALUResult[21] ; |MIPS|M_ALUResult[21] ; padio ;
; |MIPS|M_ALUResult[22] ; |MIPS|M_ALUResult[22] ; padio ;
; |MIPS|M_ALUResult[23] ; |MIPS|M_ALUResult[23] ; padio ;
; |MIPS|M_ALUResult[24] ; |MIPS|M_ALUResult[24] ; padio ;
; |MIPS|M_ALUResult[25] ; |MIPS|M_ALUResult[25] ; padio ;
; |MIPS|M_ALUResult[26] ; |MIPS|M_ALUResult[26] ; padio ;
; |MIPS|M_ALUResult[27] ; |MIPS|M_ALUResult[27] ; padio ;
; |MIPS|M_ALUResult[28] ; |MIPS|M_ALUResult[28] ; padio ;
; |MIPS|M_ALUResult[29] ; |MIPS|M_ALUResult[29] ; padio ;
; |MIPS|M_ALUResult[30] ; |MIPS|M_ALUResult[30] ; padio ;
; |MIPS|M_ALUResult[31] ; |MIPS|M_ALUResult[31] ; padio ;
; |MIPS|M_B[0] ; |MIPS|M_B[0] ; padio ;
; |MIPS|M_B[1] ; |MIPS|M_B[1] ; padio ;
; |MIPS|M_B[2] ; |MIPS|M_B[2] ; padio ;
; |MIPS|M_B[3] ; |MIPS|M_B[3] ; padio ;
; |MIPS|M_B[4] ; |MIPS|M_B[4] ; padio ;
; |MIPS|M_B[5] ; |MIPS|M_B[5] ; padio ;
; |MIPS|M_B[6] ; |MIPS|M_B[6] ; padio ;
; |MIPS|M_B[7] ; |MIPS|M_B[7] ; padio ;
; |MIPS|M_B[8] ; |MIPS|M_B[8] ; padio ;
; |MIPS|M_B[9] ; |MIPS|M_B[9] ; padio ;
; |MIPS|M_B[10] ; |MIPS|M_B[10] ; padio ;
; |MIPS|M_B[11] ; |MIPS|M_B[11] ; padio ;
; |MIPS|M_B[12] ; |MIPS|M_B[12] ; padio ;
; |MIPS|M_B[13] ; |MIPS|M_B[13] ; padio ;
; |MIPS|M_B[14] ; |MIPS|M_B[14] ; padio ;
; |MIPS|M_B[15] ; |MIPS|M_B[15] ; padio ;
; |MIPS|M_B[16] ; |MIPS|M_B[16] ; padio ;
; |MIPS|M_B[17] ; |MIPS|M_B[17] ; padio ;
; |MIPS|M_B[18] ; |MIPS|M_B[18] ; padio ;
; |MIPS|M_B[19] ; |MIPS|M_B[19] ; padio ;
; |MIPS|M_B[20] ; |MIPS|M_B[20] ; padio ;
; |MIPS|M_B[21] ; |MIPS|M_B[21] ; padio ;
; |MIPS|M_B[22] ; |MIPS|M_B[22] ; padio ;
; |MIPS|M_B[23] ; |MIPS|M_B[23] ; padio ;
; |MIPS|M_B[24] ; |MIPS|M_B[24] ; padio ;
; |MIPS|M_B[25] ; |MIPS|M_B[25] ; padio ;
; |MIPS|M_B[26] ; |MIPS|M_B[26] ; padio ;
; |MIPS|M_B[27] ; |MIPS|M_B[27] ; padio ;
; |MIPS|M_B[28] ; |MIPS|M_B[28] ; padio ;
; |MIPS|M_B[29] ; |MIPS|M_B[29] ; padio ;
; |MIPS|M_B[30] ; |MIPS|M_B[30] ; padio ;
; |MIPS|M_B[31] ; |MIPS|M_B[31] ; padio ;
; |MIPS|W_WriteReg ; |MIPS|W_WriteReg ; padio ;
; |MIPS|W_MemToReg ; |MIPS|W_MemToReg ; padio ;
; |MIPS|W_RegWriteAddr[0] ; |MIPS|W_RegWriteAddr[0] ; padio ;
; |MIPS|W_RegWriteAddr[1] ; |MIPS|W_RegWriteAddr[1] ; padio ;
; |MIPS|W_RegWriteAddr[2] ; |MIPS|W_RegWriteAddr[2] ; padio ;
; |MIPS|W_RegWriteAddr[3] ; |MIPS|W_RegWriteAddr[3] ; padio ;
; |MIPS|W_RegWriteAddr[4] ; |MIPS|W_RegWriteAddr[4] ; padio ;
; |MIPS|W_ALUResult[0] ; |MIPS|W_ALUResult[0] ; padio ;
; |MIPS|W_ALUResult[1] ; |MIPS|W_ALUResult[1] ; padio ;
; |MIPS|W_ALUResult[2] ; |MIPS|W_ALUResult[2] ; padio ;
; |MIPS|W_ALUResult[3] ; |MIPS|W_ALUResult[3] ; padio ;
; |MIPS|W_ALUResult[4] ; |MIPS|W_ALUResult[4] ; padio ;
; |MIPS|W_ALUResult[5] ; |MIPS|W_ALUResult[5] ; padio ;
; |MIPS|W_ALUResult[6] ; |MIPS|W_ALUResult[6] ; padio ;
; |MIPS|W_ALUResult[7] ; |MIPS|W_ALUResult[7] ; padio ;
; |MIPS|W_ALUResult[8] ; |MIPS|W_ALUResult[8] ; padio ;
; |MIPS|W_ALUResult[9] ; |MIPS|W_ALUResult[9] ; padio ;
; |MIPS|W_ALUResult[10] ; |MIPS|W_ALUResult[10] ; padio ;
; |MIPS|W_ALUResult[11] ; |MIPS|W_ALUResult[11] ; padio ;
; |MIPS|W_ALUResult[12] ; |MIPS|W_ALUResult[12] ; padio ;
; |MIPS|W_ALUResult[13] ; |MIPS|W_ALUResult[13] ; padio ;
; |MIPS|W_ALUResult[14] ; |MIPS|W_ALUResult[14] ; padio ;
; |MIPS|W_ALUResult[15] ; |MIPS|W_ALUResult[15] ; padio ;
; |MIPS|W_ALUResult[16] ; |MIPS|W_ALUResult[16] ; padio ;
; |MIPS|W_ALUResult[17] ; |MIPS|W_ALUResult[17] ; padio ;
; |MIPS|W_ALUResult[18] ; |MIPS|W_ALUResult[18] ; padio ;
; |MIPS|W_ALUResult[19] ; |MIPS|W_ALUResult[19] ; padio ;
; |MIPS|W_ALUResult[20] ; |MIPS|W_ALUResult[20] ; padio ;
; |MIPS|W_ALUResult[21] ; |MIPS|W_ALUResult[21] ; padio ;
; |MIPS|W_ALUResult[22] ; |MIPS|W_ALUResult[22] ; padio ;
; |MIPS|W_ALUResult[23] ; |MIPS|W_ALUResult[23] ; padio ;
; |MIPS|W_ALUResult[24] ; |MIPS|W_ALUResult[24] ; padio ;
; |MIPS|W_ALUResult[25] ; |MIPS|W_ALUResult[25] ; padio ;
; |MIPS|W_ALUResult[26] ; |MIPS|W_ALUResult[26] ; padio ;
; |MIPS|W_ALUResult[27] ; |MIPS|W_ALUResult[27] ; padio ;
; |MIPS|W_ALUResult[28] ; |MIPS|W_ALUResult[28] ; padio ;
; |MIPS|W_ALUResult[29] ; |MIPS|W_ALUResult[29] ; padio ;
; |MIPS|W_ALUResult[30] ; |MIPS|W_ALUResult[30] ; padio ;
; |MIPS|W_ALUResult[31] ; |MIPS|W_ALUResult[31] ; padio ;
; |MIPS|W_MEMDataOut[0] ; |MIPS|W_MEMDataOut[0] ; padio ;
; |MIPS|W_MEMDataOut[1] ; |MIPS|W_MEMDataOut[1] ; padio ;
; |MIPS|W_MEMDataOut[2] ; |MIPS|W_MEMDataOut[2] ; padio ;
; |MIPS|W_MEMDataOut[3] ; |MIPS|W_MEMDataOut[3] ; padio ;
; |MIPS|W_MEMDataOut[4] ; |MIPS|W_MEMDataOut[4] ; padio ;
; |MIPS|W_MEMDataOut[5] ; |MIPS|W_MEMDataOut[5] ; padio ;
; |MIPS|W_MEMDataOut[6] ; |MIPS|W_MEMDataOut[6] ; padio ;
; |MIPS|W_MEMDataOut[7] ; |MIPS|W_MEMDataOut[7] ; padio ;
; |MIPS|W_MEMDataOut[8] ; |MIPS|W_MEMDataOut[8] ; padio ;
; |MIPS|W_MEMDataOut[9] ; |MIPS|W_MEMDataOut[9] ; padio ;
; |MIPS|W_MEMDataOut[10] ; |MIPS|W_MEMDataOut[10] ; padio ;
; |MIPS|W_MEMDataOut[11] ; |MIPS|W_MEMDataOut[11] ; padio ;
; |MIPS|W_MEMDataOut[12] ; |MIPS|W_MEMDataOut[12] ; padio ;
; |MIPS|W_MEMDataOut[13] ; |MIPS|W_MEMDataOut[13] ; padio ;
; |MIPS|W_MEMDataOut[14] ; |MIPS|W_MEMDataOut[14] ; padio ;
; |MIPS|W_MEMDataOut[15] ; |MIPS|W_MEMDataOut[15] ; padio ;
; |MIPS|W_MEMDataOut[16] ; |MIPS|W_MEMDataOut[16] ; padio ;
; |MIPS|W_MEMDataOut[17] ; |MIPS|W_MEMDataOut[17] ; padio ;
; |MIPS|W_MEMDataOut[18] ; |MIPS|W_MEMDataOut[18] ; padio ;
; |MIPS|W_MEMDataOut[19] ; |MIPS|W_MEMDataOut[19] ; padio ;
; |MIPS|W_MEMDataOut[20] ; |MIPS|W_MEMDataOut[20] ; padio ;
; |MIPS|W_MEMDataOut[21] ; |MIPS|W_MEMDataOut[21] ; padio ;
; |MIPS|W_MEMDataOut[22] ; |MIPS|W_MEMDataOut[22] ; padio ;
; |MIPS|W_MEMDataOut[23] ; |MIPS|W_MEMDataOut[23] ; padio ;
; |MIPS|W_MEMDataOut[24] ; |MIPS|W_MEMDataOut[24] ; padio ;
; |MIPS|W_MEMDataOut[25] ; |MIPS|W_MEMDataOut[25] ; padio ;
; |MIPS|W_MEMDataOut[26] ; |MIPS|W_MEMDataOut[26] ; padio ;
; |MIPS|W_MEMDataOut[27] ; |MIPS|W_MEMDataOut[27] ; padio ;
; |MIPS|W_MEMDataOut[28] ; |MIPS|W_MEMDataOut[28] ; padio ;
; |MIPS|W_MEMDataOut[29] ; |MIPS|W_MEMDataOut[29] ; padio ;
; |MIPS|W_MEMDataOut[30] ; |MIPS|W_MEMDataOut[30] ; padio ;
; |MIPS|W_MEMDataOut[31] ; |MIPS|W_MEMDataOut[31] ; padio ;
; |MIPS|W_RegWriteData[0] ; |MIPS|W_RegWriteData[0] ; padio ;
; |MIPS|W_RegWriteData[1] ; |MIPS|W_RegWriteData[1] ; padio ;
; |MIPS|W_RegWriteData[2] ; |MIPS|W_RegWriteData[2] ; padio ;
; |MIPS|W_RegWriteData[3] ; |MIPS|W_RegWriteData[3] ; padio ;
; |MIPS|W_RegWriteData[4] ; |MIPS|W_RegWriteData[4] ; padio ;
; |MIPS|W_RegWriteData[5] ; |MIPS|W_RegWriteData[5] ; padio ;
; |MIPS|W_RegWriteData[6] ; |MIPS|W_RegWriteData[6] ; padio ;
; |MIPS|W_RegWriteData[7] ; |MIPS|W_RegWriteData[7] ; padio ;
; |MIPS|W_RegWriteData[8] ; |MIPS|W_RegWriteData[8] ; padio ;
; |MIPS|W_RegWriteData[9] ; |MIPS|W_RegWriteData[9] ; padio ;
; |MIPS|W_RegWriteData[10] ; |MIPS|W_RegWriteData[10] ; padio ;
; |MIPS|W_RegWriteData[11] ; |MIPS|W_RegWriteData[11] ; padio ;
; |MIPS|W_RegWriteData[12] ; |MIPS|W_RegWriteData[12] ; padio ;
; |MIPS|W_RegWriteData[13] ; |MIPS|W_RegWriteData[13] ; padio ;
; |MIPS|W_RegWriteData[14] ; |MIPS|W_RegWriteData[14] ; padio ;
; |MIPS|W_RegWriteData[15] ; |MIPS|W_RegWriteData[15] ; padio ;
; |MIPS|W_RegWriteData[16] ; |MIPS|W_RegWriteData[16] ; padio ;
; |MIPS|W_RegWriteData[17] ; |MIPS|W_RegWriteData[17] ; padio ;
; |MIPS|W_RegWriteData[18] ; |MIPS|W_RegWriteData[18] ; padio ;
; |MIPS|W_RegWriteData[19] ; |MIPS|W_RegWriteData[19] ; padio ;
; |MIPS|W_RegWriteData[20] ; |MIPS|W_RegWriteData[20] ; padio ;
; |MIPS|W_RegWriteData[21] ; |MIPS|W_RegWriteData[21] ; padio ;
; |MIPS|W_RegWriteData[22] ; |MIPS|W_RegWriteData[22] ; padio ;
; |MIPS|W_RegWriteData[23] ; |MIPS|W_RegWriteData[23] ; padio ;
; |MIPS|W_RegWriteData[24] ; |MIPS|W_RegWriteData[24] ; padio ;
; |MIPS|W_RegWriteData[25] ; |MIPS|W_RegWriteData[25] ; padio ;
; |MIPS|W_RegWriteData[26] ; |MIPS|W_RegWriteData[26] ; padio ;
; |MIPS|W_RegWriteData[27] ; |MIPS|W_RegWriteData[27] ; padio ;
; |MIPS|W_RegWriteData[28] ; |MIPS|W_RegWriteData[28] ; padio ;
; |MIPS|W_RegWriteData[29] ; |MIPS|W_RegWriteData[29] ; padio ;
; |MIPS|W_RegWriteData[30] ; |MIPS|W_RegWriteData[30] ; padio ;
; |MIPS|W_RegWriteData[31] ; |MIPS|W_RegWriteData[31] ; padio ;
; |MIPS|dffre:D2|q[10]~feeder ; |MIPS|dffre:D2|q[10]~feeder ; combout ;
; |MIPS|dffre:D2|q[16]~feeder ; |MIPS|dffre:D2|q[16]~feeder ; combout ;
; |MIPS|dffre:D2|q[17]~feeder ; |MIPS|dffre:D2|q[17]~feeder ; combout ;
; |MIPS|dffre:D2|q[22]~feeder ; |MIPS|dffre:D2|q[22]~feeder ; combout ;
; |MIPS|dffre:D2|q[24]~feeder ; |MIPS|dffre:D2|q[24]~feeder ; combout ;
; |MIPS|dffre:D2|q[25]~feeder ; |MIPS|dffre:D2|q[25]~feeder ; combout ;
; |MIPS|dffre:D2|q[27]~feeder ; |MIPS|dffre:D2|q[27]~feeder ; combout ;
; |MIPS|dffre:D2|q[28]~feeder ; |MIPS|dffre:D2|q[28]~feeder ; combout ;
; |MIPS|dffre:D2|q[29]~feeder ; |MIPS|dffre:D2|q[29]~feeder ; combout ;
; |MIPS|dffre:D2|q[30]~feeder ; |MIPS|dffre:D2|q[30]~feeder ; combout ;
+-----------------------------+-----------------------------+------------------+
The following table displays output ports that do not toggle to 0 during simulation.
+------------------------------------------------------------------------------+
; Missing 0-Value Coverage ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -