mips.tan.rpt

用VHDL设计具有简单MIPS功能的源码

; N/A   ; None         ; 7.810 ns   ; dffre:D2|q[5]  ; D_NPC[5]  ; clk        ;
; N/A   ; None         ; 7.734 ns   ; dffre:D2|q[16] ; D_NPC[16] ; clk        ;
; N/A   ; None         ; 7.642 ns   ; dffre:D2|q[17] ; D_NPC[17] ; clk        ;
; N/A   ; None         ; 7.539 ns   ; dffre:D2|q[29] ; D_NPC[29] ; clk        ;
; N/A   ; None         ; 7.438 ns   ; dffre:D2|q[26] ; D_NPC[26] ; clk        ;
; N/A   ; None         ; 7.380 ns   ; dffre:D2|q[24] ; D_NPC[24] ; clk        ;
; N/A   ; None         ; 7.376 ns   ; dffre:D2|q[18] ; D_NPC[18] ; clk        ;
; N/A   ; None         ; 7.374 ns   ; dffre:D2|q[28] ; D_NPC[28] ; clk        ;
; N/A   ; None         ; 7.334 ns   ; dffre:D2|q[19] ; D_NPC[19] ; clk        ;
; N/A   ; None         ; 7.319 ns   ; dffre:D2|q[8]  ; D_NPC[8]  ; clk        ;
; N/A   ; None         ; 7.268 ns   ; dffre:D2|q[7]  ; D_NPC[7]  ; clk        ;
; N/A   ; None         ; 7.262 ns   ; dffre:D2|q[22] ; D_NPC[22] ; clk        ;
; N/A   ; None         ; 7.042 ns   ; dffre:D2|q[4]  ; D_NPC[4]  ; clk        ;
; N/A   ; None         ; 7.016 ns   ; dffre:D2|q[13] ; D_NPC[13] ; clk        ;
; N/A   ; None         ; 6.987 ns   ; dffre:D2|q[10] ; D_NPC[10] ; clk        ;
; N/A   ; None         ; 6.986 ns   ; dffre:D2|q[11] ; D_NPC[11] ; clk        ;
; N/A   ; None         ; 6.911 ns   ; dffre:D2|q[15] ; D_NPC[15] ; clk        ;
; N/A   ; None         ; 6.727 ns   ; dffre:D2|q[21] ; D_NPC[21] ; clk        ;
; N/A   ; None         ; 6.716 ns   ; dffre:D2|q[6]  ; D_NPC[6]  ; clk        ;
; N/A   ; None         ; 6.699 ns   ; dffre:D2|q[25] ; D_NPC[25] ; clk        ;
; N/A   ; None         ; 6.678 ns   ; dffre:D2|q[3]  ; D_NPC[3]  ; clk        ;
; N/A   ; None         ; 6.668 ns   ; dffre:D2|q[14] ; D_NPC[14] ; clk        ;
; N/A   ; None         ; 6.408 ns   ; dffre:D2|q[23] ; D_NPC[23] ; clk        ;
; N/A   ; None         ; 6.403 ns   ; dffre:D2|q[20] ; D_NPC[20] ; clk        ;
; N/A   ; None         ; 6.332 ns   ; dffre:D2|q[27] ; D_NPC[27] ; clk        ;
; N/A   ; None         ; 6.242 ns   ; dffre:D2|q[2]  ; D_NPC[2]  ; clk        ;
; N/A   ; None         ; 6.217 ns   ; dffre:D2|q[31] ; D_NPC[31] ; clk        ;
; N/A   ; None         ; 6.050 ns   ; dffre:D2|q[9]  ; D_NPC[9]  ; clk        ;
+-------+--------------+------------+----------------+-----------+------------+


+--------------------------------------------------------------------------+
; th                                                                       ;
+---------------+-------------+-----------+------+--------------+----------+
; Minimum Slack ; Required th ; Actual th ; From ; To           ; To Clock ;
+---------------+-------------+-----------+------+--------------+----------+
; N/A           ; None        ; -0.117 ns ; rst  ; IF:IF|pc[2]  ; clk      ;
; N/A           ; None        ; -0.117 ns ; rst  ; IF:IF|pc[3]  ; clk      ;
; N/A           ; None        ; -0.117 ns ; rst  ; IF:IF|pc[4]  ; clk      ;
; N/A           ; None        ; -0.117 ns ; rst  ; IF:IF|pc[5]  ; clk      ;
; N/A           ; None        ; -0.117 ns ; rst  ; IF:IF|pc[6]  ; clk      ;
; N/A           ; None        ; -0.117 ns ; rst  ; IF:IF|pc[7]  ; clk      ;
; N/A           ; None        ; -0.117 ns ; rst  ; IF:IF|pc[8]  ; clk      ;
; N/A           ; None        ; -0.117 ns ; rst  ; IF:IF|pc[9]  ; clk      ;
; N/A           ; None        ; -0.117 ns ; rst  ; IF:IF|pc[10] ; clk      ;
; N/A           ; None        ; -0.117 ns ; rst  ; IF:IF|pc[11] ; clk      ;
; N/A           ; None        ; -0.117 ns ; rst  ; IF:IF|pc[12] ; clk      ;
; N/A           ; None        ; -0.117 ns ; rst  ; IF:IF|pc[13] ; clk      ;
; N/A           ; None        ; -0.117 ns ; rst  ; IF:IF|pc[14] ; clk      ;
; N/A           ; None        ; -0.117 ns ; rst  ; IF:IF|pc[15] ; clk      ;
; N/A           ; None        ; -0.117 ns ; rst  ; IF:IF|pc[16] ; clk      ;
; N/A           ; None        ; -0.132 ns ; rst  ; IF:IF|pc[17] ; clk      ;
; N/A           ; None        ; -0.132 ns ; rst  ; IF:IF|pc[18] ; clk      ;
; N/A           ; None        ; -0.132 ns ; rst  ; IF:IF|pc[19] ; clk      ;
; N/A           ; None        ; -0.132 ns ; rst  ; IF:IF|pc[20] ; clk      ;
; N/A           ; None        ; -0.132 ns ; rst  ; IF:IF|pc[21] ; clk      ;
; N/A           ; None        ; -0.132 ns ; rst  ; IF:IF|pc[22] ; clk      ;
; N/A           ; None        ; -0.132 ns ; rst  ; IF:IF|pc[23] ; clk      ;
; N/A           ; None        ; -0.132 ns ; rst  ; IF:IF|pc[24] ; clk      ;
; N/A           ; None        ; -0.132 ns ; rst  ; IF:IF|pc[25] ; clk      ;
; N/A           ; None        ; -0.132 ns ; rst  ; IF:IF|pc[26] ; clk      ;
; N/A           ; None        ; -0.132 ns ; rst  ; IF:IF|pc[27] ; clk      ;
; N/A           ; None        ; -0.132 ns ; rst  ; IF:IF|pc[28] ; clk      ;
; N/A           ; None        ; -0.132 ns ; rst  ; IF:IF|pc[29] ; clk      ;
; N/A           ; None        ; -0.132 ns ; rst  ; IF:IF|pc[30] ; clk      ;
; N/A           ; None        ; -0.132 ns ; rst  ; IF:IF|pc[31] ; clk      ;
+---------------+-------------+-----------+------+--------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Timing Analyzer
    Info: Version 5.1 Build 176 10/26/2005 SJ Web Edition
    Info: Processing started: Tue Aug 01 21:35:31 2006
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off MIPS -c MIPS --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Info: Clock "clk" has Internal fmax of 273.52 MHz between source register "IF:IF|pc[2]" and destination register "IF:IF|pc[31]" (period= 3.656 ns)
    Info: + Longest register to register delay is 3.443 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X23_Y19_N3; Fanout = 3; REG Node = 'IF:IF|pc[2]'
        Info: 2: + IC(0.317 ns) + CELL(0.393 ns) = 0.710 ns; Loc. = LCCOMB_X23_Y19_N2;