📄 div_2n.fit.rpt
字号:
+------+-------+---------+--------+
+---------------------------------------------+
; Carry Chains ;
+--------------------+------------------------+
; Carry Chain Length ; Number of Carry Chains ;
+--------------------+------------------------+
; 0 ; 0 ;
; 1 ; 0 ;
; 2 ; 0 ;
; 3 ; 0 ;
; 4 ; 0 ;
; 5 ; 0 ;
; 6 ; 0 ;
; 7 ; 0 ;
; 8 ; 2 ;
+--------------------+------------------------+
+-------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals ;
+--------------------------------------------------------------------------------------
; Name ; Fan-Out ;
+---------------------------------------------------------------------------+---------+
; i~45 ; 8 ;
; lpm_counter:cnt_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[6]~COUT ; 2 ;
; lpm_counter:cnt_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[3]~COUT ; 2 ;
; lpm_counter:cnt_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[2]~COUT ; 2 ;
; lpm_add_sub:i_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[5] ; 2 ;
; i~43 ; 2 ;
; i~42 ; 2 ;
; i~44 ; 2 ;
; lpm_add_sub:i_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[1] ; 2 ;
; i~41 ; 2 ;
; lpm_add_sub:i_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[6] ; 2 ;
; lpm_counter:cnt_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[5]~COUT ; 2 ;
; lpm_counter:cnt_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[4]~COUT ; 2 ;
; lpm_add_sub:i_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[2] ; 2 ;
; lpm_add_sub:i_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[3] ; 2 ;
; lpm_add_sub:i_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[4] ; 2 ;
; lpm_counter:cnt_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[1]~COUT ; 2 ;
; lpm_counter:cnt_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[0]~COUT ; 2 ;
; lpm_add_sub:i_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[0] ; 2 ;
; p[5] ; 1 ;
; p[1] ; 1 ;
; lpm_add_sub:i_rtl_1|addcore:adder|unreg_res_node[7] ; 1 ;
; p[2] ; 1 ;
; p[4] ; 1 ;
; clk_temp ; 1 ;
; p[6] ; 1 ;
; p[7] ; 1 ;
; lpm_counter:cnt_rtl_0|alt_counter_f10ke:wysi_counter|q[7] ; 1 ;
; p[3] ; 1 ;
; p[0] ; 1 ;
+---------------------------------------------------------------------------+---------+
+-------------------------------------------+
; LAB ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0 ; 69 ;
; 1 ; 0 ;
; 2 ; 0 ;
; 3 ; 0 ;
; 4 ; 0 ;
; 5 ; 0 ;
; 6 ; 1 ;
; 7 ; 0 ;
; 8 ; 2 ;
+--------------------------+----------------+
+----------------------------------------------+
; Local Routing Interconnect ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0 ; 71 ;
; 1 ; 0 ;
; 2 ; 0 ;
; 3 ; 0 ;
; 4 ; 1 ;
+-----------------------------+----------------+
+---------------------------------------------+
; LAB External Interconnect ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0 ; 69 ;
; 1 ; 1 ;
; 2 ; 0 ;
; 3 ; 0 ;
; 4 ; 0 ;
; 5 ; 0 ;
; 6 ; 0 ;
; 7 ; 0 ;
; 8 ; 1 ;
; 9 ; 0 ;
; 10 ; 0 ;
; 11 ; 0 ;
; 12 ; 0 ;
; 13 ; 0 ;
; 14 ; 0 ;
; 15 ; 0 ;
; 16 ; 1 ;
+----------------------------+----------------+
+----------------------------------------------------------------------------------------+
; Row Interconnect ;
+-----------------------------------------------------------------------------------------
; Row ; Interconnect Used ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+-------------------+-----------------------------+------------------------------+
; A ; 0 / 96 ( 0 % ) ; 0 / 48 ( 0 % ) ; 0 / 48 ( 0 % ) ;
; B ; 8 / 96 ( 8 % ) ; 8 / 48 ( 16 % ) ; 9 / 48 ( 18 % ) ;
; C ; 0 / 96 ( 0 % ) ; 0 / 48 ( 0 % ) ; 0 / 48 ( 0 % ) ;
; Total ; 8 / 288 ( 2 % ) ; 8 / 144 ( 5 % ) ; 9 / 144 ( 6 % ) ;
+-------+-------------------+-----------------------------+------------------------------+
+---------------------------+
; LAB Column Interconnect ;
+----------------------------
; Col. ; Interconnect Used ;
+-------+-------------------+
; 1 ; 2 / 24 ( 8 % ) ;
; 2 ; 1 / 24 ( 4 % ) ;
; 3 ; 2 / 24 ( 8 % ) ;
; 4 ; 1 / 24 ( 4 % ) ;
; 5 ; 1 / 24 ( 4 % ) ;
; 6 ; 0 / 24 ( 0 % ) ;
; 7 ; 0 / 24 ( 0 % ) ;
; 8 ; 0 / 24 ( 0 % ) ;
; 9 ; 0 / 24 ( 0 % ) ;
; 10 ; 0 / 24 ( 0 % ) ;
; 11 ; 0 / 24 ( 0 % ) ;
; 12 ; 1 / 24 ( 4 % ) ;
; 13 ; 0 / 24 ( 0 % ) ;
; 14 ; 0 / 24 ( 0 % ) ;
; 15 ; 0 / 24 ( 0 % ) ;
; 16 ; 0 / 24 ( 0 % ) ;
; 17 ; 0 / 24 ( 0 % ) ;
; 18 ; 0 / 24 ( 0 % ) ;
; 19 ; 0 / 24 ( 0 % ) ;
; 20 ; 1 / 24 ( 4 % ) ;
; 21 ; 0 / 24 ( 0 % ) ;
; 22 ; 0 / 24 ( 0 % ) ;
; 23 ; 0 / 24 ( 0 % ) ;
; 24 ; 0 / 24 ( 0 % ) ;
; Total ; 9 / 576 ( 1 % ) ;
+-------+-------------------+
+---------------------------+
; LAB Column Interconnect ;
+----------------------------
; Col. ; Interconnect Used ;
+-------+-------------------+
; 1 ; 0 / 24 ( 0 % ) ;
; Total ; 0 / 24 ( 0 % ) ;
+-------+-------------------+
+---------------------------------------------------+
; Fitter Resource Usage Summary ;
+----------------------------------------------------
; Resource ; Usage ;
+------------------------------+--------------------+
; Logic cells ; 22 / 576 ( 3 % ) ;
; Registers ; 9 / 576 ( 1 % ) ;
; Logic cells in carry chains ; 16 ;
; User inserted logic cells ; 0 ;
; I/O pins ; 10 / 59 ( 16 % ) ;
; -- Clock pins ; 0 ;
; -- Dedicated input pins ; 0 / 4 ( 0 % ) ;
; Global signals ; 1 ;
; EABs ; 0 / 3 ( 0 % ) ;
; Total memory bits ; 0 / 12,288 ( 0 % ) ;
; Total RAM block bits ; 0 / 12,288 ( 0 % ) ;
; Maximum fan-out node ; clk ;
; Maximum fan-out ; 9 ;
; Total fan-out ; 64 ;
; Average fan-out ; 2.00 ;
+------------------------------+--------------------+
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Compilation Hierarchy Node ; Logic Cells ; Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name ;
+----------------------------------------+-------------+-----------+-------------+------+--------------+-------------------+------------------+-----------------+-------------------------------------------------------------------+
; |div_2n ; 22 (6) ; 9 ; 0 ; 10 ; 13 (5) ; 0 (0) ; 9 (1) ; 16 (0) ; |div_2n ;
; |lpm_add_sub:i_rtl_1| ; 8 (0) ; 0 ; 0 ; 0 ; 8 (0) ; 0 (0) ; 0 (0) ; 8 (0) ; |div_2n|lpm_add_sub:i_rtl_1 ;
; |addcore:adder| ; 8 (1) ; 0 ; 0 ; 0 ; 8 (1) ; 0 (0) ; 0 (0) ; 8 (1) ; |div_2n|lpm_add_sub:i_rtl_1|addcore:adder ;
; |a_csnbuffer:result_node| ; 7 (7) ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; |div_2n|lpm_add_sub:i_rtl_1|addcore:adder|a_csnbuffer:result_node ;
; |lpm_counter:cnt_rtl_0| ; 8 (0) ; 8 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 8 (0) ; 8 (0) ; |div_2n|lpm_counter:cnt_rtl_0 ;
; |alt_counter_f10ke:wysi_counter| ; 8 (8) ; 8 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 8 (8) ; 8 (8) ; |div_2n|lpm_counter:cnt_rtl_0|alt_counter_f10ke:wysi_counter ;
+----------------------------------------+-------------+-----------+-------------+------+--------------+-------------------+------------------+-----------------+-------------------------------------------------------------------+
+--------------------------------+
; Delay Chain Summary ;
+---------------------------------
; Name ; Pin Type ; Pad to Core ;
+-------+----------+-------------+
; clk ; Input ; OFF ;
; p[7] ; Input ; OFF ;
; p[1] ; Input ; OFF ;
; p[5] ; Input ; OFF ;
; p[0] ; Input ; OFF ;
; p[4] ; Input ; OFF ;
; p[3] ; Input ; OFF ;
; p[2] ; Input ; OFF ;
; p[6] ; Input ; OFF ;
; div2n ; Output ; OFF ;
+-------+----------+-------------+
+---------------+
; Pin-Out File ;
+---------------+
The pin-out file can be found in I:/myprg/Myprg/div_2n/div_2n.pin.
+------------------+
; Fitter Messages ;
+------------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
Info: Version 4.0 Build 190 1/28/2004 SJ Full Version
Info: Processing started: Thu Nov 20 15:26:56 2008
Info: Command: quartus_fit --import_settings_files=off --export_settings_files=off div_2n -c div_2n
Info: Selected device EPF10K10LC84-3 for design div_2n
Info: Timing requirements not specified -- optimizing all clocks equally to maximize operation frequency
Info: Inserted 0 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Thu Nov 20 2008 at 15:26:58
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time = 0 seconds
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time = 0 seconds
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time = 0 seconds
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
Info: Processing ended: Thu Nov 20 15:27:01 2008
Info: Elapsed time: 00:00:04
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -