cnt_fry.hier_info

本程序功能是由VHDL语言实现对频率的测量

|cnt_fry
clk => dat0[3].CLK
clk => dat0[2].CLK
clk => dat0[1].CLK
clk => dat0[0].CLK
clk => dat1[3].CLK
clk => dat1[2].CLK
clk => dat1[1].CLK
clk => dat1[0].CLK
clk => dat2[3].CLK
clk => dat2[2].CLK
clk => dat2[1].CLK
clk => dat2[0].CLK
clk => dat3[3].CLK
clk => dat3[2].CLK
clk => dat3[1].CLK
clk => dat3[0].CLK
clk => dat4[3].CLK
clk => dat4[2].CLK
clk => dat4[1].CLK
clk => dat4[0].CLK
clk => dat5[3].CLK
clk => dat5[2].CLK
clk => dat5[1].CLK
clk => dat5[0].CLK
rst => flag[1].ACLR
rst => flag[0].ACLR
rst => dat0[3]~4.IN1
rst => dat0[3].ENA
rst => dat0[2].ENA
rst => dat0[1].ENA
rst => dat0[0].ENA
rst => dat1[3].ENA
rst => dat1[2].ENA
rst => dat1[1].ENA
rst => dat1[0].ENA
rst => dat2[3].ENA
rst => dat2[2].ENA
rst => dat2[1].ENA
rst => dat2[0].ENA
rst => dat3[3].ENA
rst => dat3[2].ENA
rst => dat3[1].ENA
rst => dat3[0].ENA
rst => dat4[3].ENA
rst => dat4[2].ENA
rst => dat4[1].ENA
rst => dat4[0].ENA
rst => dat5[3].ENA
rst => dat5[2].ENA
rst => dat5[1].ENA
rst => dat5[0].ENA
clk0 => cnt0[9].CLK
clk0 => cnt0[8].CLK
clk0 => cnt0[7].CLK
clk0 => cnt0[6].CLK
clk0 => cnt0[5].CLK
clk0 => cnt0[4].CLK
clk0 => cnt0[3].CLK
clk0 => cnt0[2].CLK
clk0 => cnt0[1].CLK
clk0 => cnt0[0].CLK
clk0 => cnt6[2].CLK
clk0 => cnt6[1].CLK
clk0 => cnt6[0].CLK
clk0 => cnt.CLK
seg[0] <= seg[0]$latch.DB_MAX_OUTPUT_PORT_TYPE
seg[1] <= seg[1]$latch.DB_MAX_OUTPUT_PORT_TYPE
seg[2] <= seg[2]$latch.DB_MAX_OUTPUT_PORT_TYPE
seg[3] <= seg[3]$latch.DB_MAX_OUTPUT_PORT_TYPE
seg[4] <= seg[4]$latch.DB_MAX_OUTPUT_PORT_TYPE
seg[5] <= seg[5]$latch.DB_MAX_OUTPUT_PORT_TYPE
seg[6] <= seg[6]$latch.DB_MAX_OUTPUT_PORT_TYPE
seg[7] <= seg[7]$latch.DB_MAX_OUTPUT_PORT_TYPE
scan[0] <= scan[0]$latch.DB_MAX_OUTPUT_PORT_TYPE
scan[1] <= scan[1]$latch.DB_MAX_OUTPUT_PORT_TYPE
scan[2] <= scan[2]$latch.DB_MAX_OUTPUT_PORT_TYPE
scan[3] <= scan[3]$latch.DB_MAX_OUTPUT_PORT_TYPE
scan[4] <= scan[4]$latch.DB_MAX_OUTPUT_PORT_TYPE
scan[5] <= scan[5]$latch.DB_MAX_OUTPUT_PORT_TYPE