keylock.tan.rpt

来自「时间以60分种为一个周期 电子钟的格式为：XX XX XX」· RPT 代码 · 共 254 行 · 第 1/5 页

; N/A                                     ; 80.00 MHz ( period = 12.500 ns )                    ; CONTROLER:U3|NC[2]                                                 ; CONTROLER:U3|REG[12]                                                ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 6.500 ns                ;
; N/A                                     ; 80.00 MHz ( period = 12.500 ns )                    ; CONTROLER:U3|NC[2]                                                 ; CONTROLER:U3|REG[5]                                                 ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 6.500 ns                ;
; N/A                                     ; 80.00 MHz ( period = 12.500 ns )                    ; CONTROLER:U3|NC[2]                                                 ; CONTROLER:U3|REG[3]                                                 ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 6.500 ns                ;
; N/A                                     ; 80.00 MHz ( period = 12.500 ns )                    ; CONTROLER:U3|NC[2]                                                 ; CONTROLER:U3|REG[15]                                                ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 6.500 ns                ;
; N/A                                     ; 80.65 MHz ( period = 12.400 ns )                    ; CONTROLER:U3|NC[2]                                                 ; CONTROLER:U3|REG[2]                                                 ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 6.400 ns                ;
; N/A                                     ; 80.65 MHz ( period = 12.400 ns )                    ; CONTROLER:U3|NC[2]                                                 ; CONTROLER:U3|REG[0]                                                 ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 6.400 ns                ;
; N/A                                     ; 80.65 MHz ( period = 12.400 ns )                    ; CONTROLER:U3|NC[2]                                                 ; CONTROLER:U3|REG[11]                                                ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 6.400 ns                ;
; N/A                                     ; 80.65 MHz ( period = 12.400 ns )                    ; CONTROLER:U3|NC[2]                                                 ; CONTROLER:U3|REG[10]                                                ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 6.400 ns                ;
; N/A                                     ; 84.03 MHz ( period = 11.900 ns )                    ; CONTROLER:U3|NC[0]                                                 ; CONTROLER:U3|REG[4]                                                 ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 5.900 ns                ;
; N/A                                     ; 84.03 MHz ( period = 11.900 ns )                    ; CONTROLER:U3|NC[1]                                                 ; CONTROLER:U3|REG[4]                                                 ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 5.900 ns                ;
; N/A                                     ; 84.03 MHz ( period = 11.900 ns )                    ; CONTROLER:U3|NC[0]                                                 ; CONTROLER:U3|REG[1]                                                 ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 5.900 ns                ;
; N/A                                     ; 84.03 MHz ( period = 11.900 ns )                    ; CONTROLER:U3|NC[1]                                                 ; CONTROLER:U3|REG[1]                                                 ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 5.900 ns                ;
; N/A                                     ; 84.03 MHz ( period = 11.900 ns )                    ; CONTROLER:U3|NC[0]                                                 ; CONTROLER:U3|REG[9]                                                 ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 5.900 ns                ;
; N/A                                     ; 84.03 MHz ( period = 11.900 ns )                    ; CONTROLER:U3|NC[1]                                                 ; CONTROLER:U3|REG[9]                                                 ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 5.900 ns                ;
; N/A                                     ; 84.03 MHz ( period = 11.900 ns )                    ; CONTROLER:U3|NC[0]                                                 ; CONTROLER:U3|REG[8]                                                 ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 5.900 ns                ;
; N/A                                     ; 84.03 MHz ( period = 11.900 ns )                    ; CONTROLER:U3|NC[1]                                                 ; CONTROLER:U3|REG[8]                                                 ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 5.900 ns                ;
; N/A                                     ; 85.47 MHz ( period = 11.700 ns )                    ; CONTROLER:U3|NC[2]                                                 ; CONTROLER:U3|REG[4]                                                 ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 5.700 ns                ;
; N/A                                     ; 85.47 MHz ( period = 11.700 ns )                    ; CONTROLER:U3|NC[2]                                                 ; CONTROLER:U3|REG[1]                                                 ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 5.700 ns                ;
; N/A                                     ; 85.47 MHz ( period = 11.700 ns )                    ; CONTROLER:U3|NC[2]                                                 ; CONTROLER:U3|REG[9]                                                 ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 5.700 ns                ;
; N/A                                     ; 85.47 MHz ( period = 11.700 ns )                    ; CONTROLER:U3|NC[2]                                                 ; CONTROLER:U3|REG[8]                                                 ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 5.700 ns                ;
; N/A                                     ; 99.01 MHz ( period = 10.100 ns )                    ; CONTROLER:U3|REG[14]                                               ; CONTROLER:U3|QA                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 100.00 MHz ( period = 10.000 ns )                   ; CONTROLER:U3|NC[0]                                                 ; CONTROLER:U3|QB                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 100.00 MHz ( period = 10.000 ns )                   ; CONTROLER:U3|NC[1]                                                 ; CONTROLER:U3|QB                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 100.00 MHz ( period = 10.000 ns )                   ; CONTROLER:U3|NC[0]                                                 ; CONTROLER:U3|QA                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 100.00 MHz ( period = 10.000 ns )                   ; CONTROLER:U3|NC[1]                                                 ; CONTROLER:U3|QA                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 100.00 MHz ( period = 10.000 ns )                   ; CONTROLER:U3|REG[6]                                                ; CONTROLER:U3|QA                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 8.900 ns                ;
; N/A                                     ; 101.01 MHz ( period = 9.900 ns )                    ; CONTROLER:U3|REG[14]                                               ; CONTROLER:U3|QB                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 8.800 ns                ;
; N/A                                     ; 101.01 MHz ( period = 9.900 ns )                    ; CONTROLER:U3|REG[11]                                               ; CONTROLER:U3|QA                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 8.800 ns                ;
; N/A                                     ; 101.01 MHz ( period = 9.900 ns )                    ; CONTROLER:U3|REG[3]                                                ; CONTROLER:U3|QA                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 8.800 ns                ;
; N/A                                     ; 102.04 MHz ( period = 9.800 ns )                    ; CONTROLER:U3|NC[2]                                                 ; CONTROLER:U3|QB                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 3.800 ns                ;
; N/A                                     ; 102.04 MHz ( period = 9.800 ns )                    ; CONTROLER:U3|REG[6]                                                ; CONTROLER:U3|QB                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 8.700 ns                ;
; N/A                                     ; 102.04 MHz ( period = 9.800 ns )                    ; CONTROLER:U3|NC[2]                                                 ; CONTROLER:U3|QA                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 3.800 ns                ;
; N/A                                     ; 102.04 MHz ( period = 9.800 ns )                    ; CONTROLER:U3|REG[10]                                               ; CONTROLER:U3|QA                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 8.700 ns                ;
; N/A                                     ; 102.04 MHz ( period = 9.800 ns )                    ; CONTROLER:U3|REG[15]                                               ; CONTROLER:U3|QA                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 8.700 ns                ;
; N/A                                     ; 103.09 MHz ( period = 9.700 ns )                    ; CONTROLER:U3|REG[11]                                               ; CONTROLER:U3|QB                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 8.600 ns                ;
; N/A                                     ; 103.09 MHz ( period = 9.700 ns )                    ; CONTROLER:U3|REG[3]                                                ; CONTROLER:U3|QB                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 8.600 ns                ;
; N/A                                     ; 104.17 MHz ( period = 9.600 ns )                    ; CONTROLER:U3|REG[10]                                               ; CONTROLER:U3|QB                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 8.500 ns                ;
; N/A                                     ; 104.17 MHz ( period = 9.600 ns )                    ; CONTROLER:U3|REG[15]                                               ; CONTROLER:U3|QB                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 8.500 ns                ;
; N/A                                     ; 104.17 MHz ( period = 9.600 ns )                    ; CONTROLER:U3|REG[9]                                                ; CONTROLER:U3|QA                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 8.500 ns                ;
; N/A                                     ; 105.26 MHz ( period = 9.500 ns )                    ; CONTROLER:U3|REG[8]                                                ; CONTROLER:U3|QA                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 8.400 ns                ;
; N/A                                     ; 106.38 MHz ( period = 9.400 ns )                    ; CONTROLER:U3|REG[9]                                                ; CONTROLER:U3|QB                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 8.300 ns                ;
; N/A                                     ; 107.53 MHz ( period = 9.300 ns )                    ; CONTROLER:U3|REG[8]                                                ; CONTROLER:U3|QB                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 8.200 ns                ;
; N/A                                     ; 109.89 MHz ( period = 9.100 ns )                    ; CONTROLER:U3|REG[13]                                               ; CONTROLER:U3|QA                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 8.000 ns                ;
; N/A                                     ; 111.11 MHz ( period = 9.000 ns )                    ; CONTROLER:U3|REG[7]                                                ; CONTROLER:U3|QA                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 7.900 ns                ;
; N/A                                     ; 112.36 MHz ( period = 8.900 ns )                    ; CONTROLER:U3|REG[13]                                               ; CONTROLER:U3|QB                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 7.800 ns                ;
; N/A                                     ; 112.36 MHz ( period = 8.900 ns )                    ; CONTROLER:U3|REG[2]                                                ; CONTROLER:U3|QA                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 7.800 ns                ;
; N/A                                     ; 112.36 MHz ( period = 8.900 ns )                    ; CONTROLER:U3|REG[12]                                               ; CONTROLER:U3|QA                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 7.800 ns                ;
; N/A                                     ; 113.64 MHz ( period = 8.800 ns )                    ; CONTROLER:U3|REG[7]                                                ; CONTROLER:U3|QB                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 7.700 ns                ;
; N/A                                     ; 113.64 MHz ( period = 8.800 ns )                    ; CONTROLER:U3|REG[0]                                                ; CONTROLER:U3|QA                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 7.700 ns                ;
; N/A                                     ; 113.64 MHz ( period = 8.800 ns )                    ; CONTROLER:U3|REG[5]                                                ; CONTROLER:U3|QA                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 7.700 ns                ;
; N/A                                     ; 114.94 MHz ( period = 8.700 ns )                    ; CONTROLER:U3|REG[2]                                                ; CONTROLER:U3|QB                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 7.600 ns                ;