keylock.tan.rpt

来自「时间以60分种为一个周期 电子钟的格式为：XX XX XX」· RPT 代码 · 共 254 行 · 第 1/5 页

; N/A                                     ; 67.11 MHz ( period = 14.900 ns )                    ; CONTROLER:U3|ACC[9]                                                ; CONTROLER:U3|QA                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 8.900 ns                ;
; N/A                                     ; 67.57 MHz ( period = 14.800 ns )                    ; CONTROLER:U3|ACC[8]                                                ; CONTROLER:U3|QB                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 8.800 ns                ;
; N/A                                     ; 68.03 MHz ( period = 14.700 ns )                    ; CONTROLER:U3|ACC[9]                                                ; CONTROLER:U3|QB                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 8.700 ns                ;
; N/A                                     ; 68.03 MHz ( period = 14.700 ns )                    ; CONTROLER:U3|ACC[7]                                                ; CONTROLER:U3|QA                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 8.700 ns                ;
; N/A                                     ; 68.03 MHz ( period = 14.700 ns )                    ; CONTROLER:U3|ACC[14]                                               ; CONTROLER:U3|QA                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 8.700 ns                ;
; N/A                                     ; 68.97 MHz ( period = 14.500 ns )                    ; CONTROLER:U3|ACC[7]                                                ; CONTROLER:U3|QB                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 8.500 ns                ;
; N/A                                     ; 68.97 MHz ( period = 14.500 ns )                    ; CONTROLER:U3|ACC[14]                                               ; CONTROLER:U3|QB                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 8.500 ns                ;
; N/A                                     ; 69.44 MHz ( period = 14.400 ns )                    ; CONTROLER:U3|ACC[5]                                                ; CONTROLER:U3|QA                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 8.400 ns                ;
; N/A                                     ; 69.44 MHz ( period = 14.400 ns )                    ; CONTROLER:U3|ACC[0]                                                ; CONTROLER:U3|QA                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 8.400 ns                ;
; N/A                                     ; 70.42 MHz ( period = 14.200 ns )                    ; CONTROLER:U3|ACC[5]                                                ; CONTROLER:U3|QB                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 8.200 ns                ;
; N/A                                     ; 70.42 MHz ( period = 14.200 ns )                    ; CONTROLER:U3|ACC[0]                                                ; CONTROLER:U3|QB                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 8.200 ns                ;
; N/A                                     ; 70.42 MHz ( period = 14.200 ns )                    ; CONTROLER:U3|ACC[2]                                                ; CONTROLER:U3|QA                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 8.200 ns                ;
; N/A                                     ; 70.42 MHz ( period = 14.200 ns )                    ; CONTROLER:U3|ACC[12]                                               ; CONTROLER:U3|QA                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 8.200 ns                ;
; N/A                                     ; 71.43 MHz ( period = 14.000 ns )                    ; CONTROLER:U3|ACC[2]                                                ; CONTROLER:U3|QB                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 8.000 ns                ;
; N/A                                     ; 71.43 MHz ( period = 14.000 ns )                    ; CONTROLER:U3|ACC[12]                                               ; CONTROLER:U3|QB                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 8.000 ns                ;
; N/A                                     ; 71.43 MHz ( period = 14.000 ns )                    ; CONTROLER:U3|ACC[1]                                                ; CONTROLER:U3|QA                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 8.000 ns                ;
; N/A                                     ; 72.46 MHz ( period = 13.800 ns )                    ; CONTROLER:U3|ACC[1]                                                ; CONTROLER:U3|QB                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 7.800 ns                ;
; N/A                                     ; 72.46 MHz ( period = 13.800 ns )                    ; CONTROLER:U3|ACC[4]                                                ; CONTROLER:U3|QA                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 7.800 ns                ;
; N/A                                     ; 72.99 MHz ( period = 13.700 ns )                    ; CONTROLER:U3|ACC[13]                                               ; CONTROLER:U3|QA                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 7.700 ns                ;
; N/A                                     ; 73.53 MHz ( period = 13.600 ns )                    ; CONTROLER:U3|ACC[4]                                                ; CONTROLER:U3|QB                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 7.600 ns                ;
; N/A                                     ; 74.07 MHz ( period = 13.500 ns )                    ; CONTROLER:U3|ACC[13]                                               ; CONTROLER:U3|QB                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 7.500 ns                ;
; N/A                                     ; 74.07 MHz ( period = 13.500 ns )                    ; CONTROLER:U3|ACC[3]                                                ; CONTROLER:U3|QA                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 8.500 ns                ;
; N/A                                     ; 75.19 MHz ( period = 13.300 ns )                    ; CONTROLER:U3|ACC[3]                                                ; CONTROLER:U3|QB                                                     ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 8.300 ns                ;
; N/A                                     ; 78.13 MHz ( period = 12.800 ns )                    ; CONTROLER:U3|NC[0]                                                 ; CONTROLER:U3|REG[13]                                                ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 6.800 ns                ;
; N/A                                     ; 78.13 MHz ( period = 12.800 ns )                    ; CONTROLER:U3|NC[1]                                                 ; CONTROLER:U3|REG[13]                                                ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 6.800 ns                ;
; N/A                                     ; 78.13 MHz ( period = 12.800 ns )                    ; CONTROLER:U3|NC[0]                                                 ; CONTROLER:U3|REG[7]                                                 ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 6.800 ns                ;
; N/A                                     ; 78.13 MHz ( period = 12.800 ns )                    ; CONTROLER:U3|NC[1]                                                 ; CONTROLER:U3|REG[7]                                                 ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 6.800 ns                ;
; N/A                                     ; 78.13 MHz ( period = 12.800 ns )                    ; CONTROLER:U3|NC[0]                                                 ; CONTROLER:U3|REG[14]                                                ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 6.800 ns                ;
; N/A                                     ; 78.13 MHz ( period = 12.800 ns )                    ; CONTROLER:U3|NC[1]                                                 ; CONTROLER:U3|REG[14]                                                ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 6.800 ns                ;
; N/A                                     ; 78.13 MHz ( period = 12.800 ns )                    ; CONTROLER:U3|NC[0]                                                 ; CONTROLER:U3|REG[6]                                                 ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 6.800 ns                ;
; N/A                                     ; 78.13 MHz ( period = 12.800 ns )                    ; CONTROLER:U3|NC[1]                                                 ; CONTROLER:U3|REG[6]                                                 ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 6.800 ns                ;
; N/A                                     ; 78.74 MHz ( period = 12.700 ns )                    ; CONTROLER:U3|NC[0]                                                 ; CONTROLER:U3|REG[12]                                                ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 6.700 ns                ;
; N/A                                     ; 78.74 MHz ( period = 12.700 ns )                    ; CONTROLER:U3|NC[1]                                                 ; CONTROLER:U3|REG[12]                                                ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 6.700 ns                ;
; N/A                                     ; 78.74 MHz ( period = 12.700 ns )                    ; CONTROLER:U3|NC[0]                                                 ; CONTROLER:U3|REG[5]                                                 ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 6.700 ns                ;
; N/A                                     ; 78.74 MHz ( period = 12.700 ns )                    ; CONTROLER:U3|NC[1]                                                 ; CONTROLER:U3|REG[5]                                                 ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 6.700 ns                ;
; N/A                                     ; 78.74 MHz ( period = 12.700 ns )                    ; CONTROLER:U3|NC[0]                                                 ; CONTROLER:U3|REG[3]                                                 ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 6.700 ns                ;
; N/A                                     ; 78.74 MHz ( period = 12.700 ns )                    ; CONTROLER:U3|NC[1]                                                 ; CONTROLER:U3|REG[3]                                                 ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 6.700 ns                ;
; N/A                                     ; 78.74 MHz ( period = 12.700 ns )                    ; CONTROLER:U3|NC[0]                                                 ; CONTROLER:U3|REG[15]                                                ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 6.700 ns                ;
; N/A                                     ; 78.74 MHz ( period = 12.700 ns )                    ; CONTROLER:U3|NC[1]                                                 ; CONTROLER:U3|REG[15]                                                ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 6.700 ns                ;
; N/A                                     ; 79.37 MHz ( period = 12.600 ns )                    ; CONTROLER:U3|NC[2]                                                 ; CONTROLER:U3|REG[13]                                                ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 6.600 ns                ;
; N/A                                     ; 79.37 MHz ( period = 12.600 ns )                    ; CONTROLER:U3|NC[2]                                                 ; CONTROLER:U3|REG[7]                                                 ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 6.600 ns                ;
; N/A                                     ; 79.37 MHz ( period = 12.600 ns )                    ; CONTROLER:U3|NC[2]                                                 ; CONTROLER:U3|REG[14]                                                ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 6.600 ns                ;
; N/A                                     ; 79.37 MHz ( period = 12.600 ns )                    ; CONTROLER:U3|NC[2]                                                 ; CONTROLER:U3|REG[6]                                                 ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 6.600 ns                ;
; N/A                                     ; 79.37 MHz ( period = 12.600 ns )                    ; CONTROLER:U3|NC[0]                                                 ; CONTROLER:U3|REG[2]                                                 ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 6.600 ns                ;
; N/A                                     ; 79.37 MHz ( period = 12.600 ns )                    ; CONTROLER:U3|NC[1]                                                 ; CONTROLER:U3|REG[2]                                                 ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 6.600 ns                ;
; N/A                                     ; 79.37 MHz ( period = 12.600 ns )                    ; CONTROLER:U3|NC[0]                                                 ; CONTROLER:U3|REG[0]                                                 ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 6.600 ns                ;
; N/A                                     ; 79.37 MHz ( period = 12.600 ns )                    ; CONTROLER:U3|NC[1]                                                 ; CONTROLER:U3|REG[0]                                                 ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 6.600 ns                ;
; N/A                                     ; 79.37 MHz ( period = 12.600 ns )                    ; CONTROLER:U3|NC[0]                                                 ; CONTROLER:U3|REG[11]                                                ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 6.600 ns                ;
; N/A                                     ; 79.37 MHz ( period = 12.600 ns )                    ; CONTROLER:U3|NC[1]                                                 ; CONTROLER:U3|REG[11]                                                ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 6.600 ns                ;
; N/A                                     ; 79.37 MHz ( period = 12.600 ns )                    ; CONTROLER:U3|NC[0]                                                 ; CONTROLER:U3|REG[10]                                                ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 6.600 ns                ;
; N/A                                     ; 79.37 MHz ( period = 12.600 ns )                    ; CONTROLER:U3|NC[1]                                                 ; CONTROLER:U3|REG[10]                                                ; CLK_40M    ; CLK_40M  ; None                        ; None                      ; 6.600 ns                ;