_primary.vhd

本程序包含：EEPROM的功能模型(eeprom.v)、读/写EEPROM的verilog HDL 行为模块（eeprom_wr.v）、信号产生模块（signal.v）和顶层模块(top.v)

library verilog;
use verilog.vl_types.all;
entity EEPROM is
    generic(
        r7              : integer := 175;
        w7              : integer := 174;
        r6              : integer := 173;
        w6              : integer := 172;
        r5              : integer := 171;
        w5              : integer := 170;
        r4              : integer := 169;
        w4              : integer := 168;
        r3              : integer := 167;
        w3              : integer := 166;
        r2              : integer := 165;
        w2              : integer := 164;
        r1              : integer := 163;
        w1              : integer := 162;
        r0              : integer := 161;
        w0              : integer := 160
    );
    port(
        scl             : in     vl_logic;
        sda             : inout  vl_logic
    );
end EEPROM;