chkdate.err
来自「《Verilog-HDL实践与应用系统设计》一书中的光盘源文件」· ERR 代码 · 共 1 行
ERR
1 行
The Implement Design process will now be reset so that your constraint changes will be read.
⌨️ 快捷键说明
复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?