ch_counter._prj
来自「《Verilog-HDL实践与应用系统设计》一书中的光盘源文件」· _PRJ 代码 · 共 5 行
_PRJ
5 行
insert `timescale 1ns/1ns
include
include ../CNT100.v
include d:/xilinx_webpack/verilog/src/iSE/unisim_comp.v
⌨️ 快捷键说明
复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?