_cpldfit.rsp

来自「《Verilog-HDL实践与应用系统设计》一书中的光盘源文件」· RSP 代码 · 共 11 行

RSP

11 行

-p xc9572-7-PC44
-optimize speed
-loc on
-slew fast
-init low
-pterms 25
-power std
-localfbk
-pinfbk
-inputs 36

_cpldfit.rsp - 源码说明

本页面展示了「《Verilog-HDL实践与应用系统设计》一书中的光盘源文件」中的 _cpldfit.rsp 源码文件，采用 RSP 编程语言编写，共 11 行代码。您可以在线阅读完整代码内容，也可以返回资源详情页下载完整源码包进行本地学习和开发。

虫虫下载站收录了大量与Verilog-HDL相关的技术资源，包括源代码、技术文档、电路图等，是电子工程师和嵌入式开发者的专业学习平台。

复制代码Ctrl + C

搜索代码Ctrl + F

全屏模式F11

增大字号Ctrl + =

减小字号Ctrl + -

显示快捷键?