📄 sclock.sim.rpt
字号:
; |counter|mcount[5] ; |counter|mcount[5] ; regout ;
; |counter|mcount[4] ; |counter|mcount[4] ; regout ;
; |counter|mcount[3] ; |counter|mcount[3] ; regout ;
; |counter|mcount[2] ; |counter|mcount[2] ; regout ;
; |counter|mcount[1] ; |counter|mcount[1] ; regout ;
; |counter|mcount[0] ; |counter|mcount[0] ; regout ;
; |counter|hcount[2] ; |counter|hcount[2] ; regout ;
; |counter|hcount[1] ; |counter|hcount[1] ; regout ;
; |counter|clk ; |counter|clk ; out ;
; |counter|second ; |counter|second ; pin_out ;
; |counter|dataout[0] ; |counter|dataout[0] ; pin_out ;
; |counter|dataout[1] ; |counter|dataout[1] ; pin_out ;
; |counter|dataout[2] ; |counter|dataout[2] ; pin_out ;
; |counter|dataout[3] ; |counter|dataout[3] ; pin_out ;
; |counter|dataout[4] ; |counter|dataout[4] ; pin_out ;
; |counter|dataout[5] ; |counter|dataout[5] ; pin_out ;
; |counter|dataout[6] ; |counter|dataout[6] ; pin_out ;
; |counter|dataout[8] ; |counter|dataout[8] ; pin_out ;
; |counter|dataout[9] ; |counter|dataout[9] ; pin_out ;
; |counter|dataout[10] ; |counter|dataout[10] ; pin_out ;
; |counter|dataout[11] ; |counter|dataout[11] ; pin_out ;
; |counter|dataout[12] ; |counter|dataout[12] ; pin_out ;
; |counter|LessThan0~24 ; |counter|LessThan0~24 ; out0 ;
; |counter|LessThan0~25 ; |counter|LessThan0~25 ; out0 ;
; |counter|LessThan0~26 ; |counter|LessThan0~26 ; out0 ;
; |counter|LessThan0~27 ; |counter|LessThan0~27 ; out0 ;
; |counter|LessThan0~28 ; |counter|LessThan0~28 ; out0 ;
; |counter|LessThan0~29 ; |counter|LessThan0~29 ; out0 ;
; |counter|LessThan1~24 ; |counter|LessThan1~24 ; out0 ;
; |counter|LessThan1~25 ; |counter|LessThan1~25 ; out0 ;
; |counter|LessThan1~26 ; |counter|LessThan1~26 ; out0 ;
; |counter|LessThan1~27 ; |counter|LessThan1~27 ; out0 ;
; |counter|LessThan1~28 ; |counter|LessThan1~28 ; out0 ;
; |counter|LessThan1~29 ; |counter|LessThan1~29 ; out0 ;
; |counter|Add0~30 ; |counter|Add0~30 ; out0 ;
; |counter|Add0~31 ; |counter|Add0~31 ; out0 ;
; |counter|Add0~32 ; |counter|Add0~32 ; out0 ;
; |counter|Add0~33 ; |counter|Add0~33 ; out0 ;
; |counter|Add0~34 ; |counter|Add0~34 ; out0 ;
; |counter|Add0~35 ; |counter|Add0~35 ; out0 ;
; |counter|Add0~36 ; |counter|Add0~36 ; out0 ;
; |counter|Add0~37 ; |counter|Add0~37 ; out0 ;
; |counter|Add0~38 ; |counter|Add0~38 ; out0 ;
; |counter|Add1~30 ; |counter|Add1~30 ; out0 ;
; |counter|Add1~31 ; |counter|Add1~31 ; out0 ;
; |counter|Add1~32 ; |counter|Add1~32 ; out0 ;
; |counter|Add1~33 ; |counter|Add1~33 ; out0 ;
; |counter|Add1~34 ; |counter|Add1~34 ; out0 ;
; |counter|Add1~35 ; |counter|Add1~35 ; out0 ;
; |counter|Add1~36 ; |counter|Add1~36 ; out0 ;
; |counter|Add1~37 ; |counter|Add1~37 ; out0 ;
; |counter|Add1~38 ; |counter|Add1~38 ; out0 ;
; |counter|Add2~20 ; |counter|Add2~20 ; out0 ;
; |counter|Add2~21 ; |counter|Add2~21 ; out0 ;
; |counter|Add2~22 ; |counter|Add2~22 ; out0 ;
; |counter|Add2~23 ; |counter|Add2~23 ; out0 ;
; |counter|Add2~24 ; |counter|Add2~24 ; out0 ;
; |counter|lpm_divide:Mod1|lpm_divide_05m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider|StageOut[15]~0 ; |counter|lpm_divide:Mod1|lpm_divide_05m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider|StageOut[15]~0 ; out0 ;
; |counter|lpm_divide:Mod1|lpm_divide_05m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider|StageOut[14]~1 ; |counter|lpm_divide:Mod1|lpm_divide_05m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider|StageOut[14]~1 ; out0 ;
; |counter|lpm_divide:Mod1|lpm_divide_05m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider|StageOut[13]~2 ; |counter|lpm_divide:Mod1|lpm_divide_05m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider|StageOut[13]~2 ; out0 ;
; |counter|lpm_divide:Mod1|lpm_divide_05m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider|StageOut[12]~3 ; |counter|lpm_divide:Mod1|lpm_divide_05m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider|StageOut[12]~3 ; out0 ;
; |counter|lpm_divide:Mod1|lpm_divide_05m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider|StageOut[14]~5 ; |counter|lpm_divide:Mod1|lpm_divide_05m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider|StageOut[14]~5 ; out0 ;
; |counter|lpm_divide:Mod1|lpm_divide_05m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider|StageOut[13]~6 ; |counter|lpm_divide:Mod1|lpm_divide_05m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider|StageOut[13]~6 ; out0 ;
; |counter|lpm_divide:Mod1|lpm_divide_05m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider|StageOut[12]~7 ; |counter|lpm_divide:Mod1|lpm_divide_05m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider|StageOut[12]~7 ; out0 ;
; |counter|lpm_divide:Mod1|lpm_divide_05m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider|StageOut[15] ; |counter|lpm_divide:Mod1|lpm_divide_05m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider|StageOut[15] ; out0 ;
; |counter|lpm_divide:Mod1|lpm_divide_05m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider|StageOut[14] ; |counter|lpm_divide:Mod1|lpm_divide_05m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider|StageOut[14] ; out0 ;
; |counter|lpm_divide:Mod1|lpm_divide_05m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider|StageOut[13] ; |counter|lpm_divide:Mod1|lpm_divide_05m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider|StageOut[13] ; out0 ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -