⭐ 欢迎来到虫虫下载站! | 📦 资源下载 📁 资源专辑 ℹ️ 关于我们
⭐ 虫虫下载站

📄 urat.tan.rpt

📁 VHDL语言编写的全功能串口模块(包含DTR
💻 RPT
📖 第 1 页 / 共 5 页
字号:
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; send_state[2]    ; txd_buf[2]       ; clk        ; clk      ; None                        ; None                      ; 2.544 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; state_tras[1]    ; txd_buf[6]       ; clk        ; clk      ; None                        ; None                      ; 2.538 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div8_tras_reg[0] ; txd_buf[6]       ; clk        ; clk      ; None                        ; None                      ; 2.537 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div8_tras_reg[0] ; txd_buf[7]       ; clk        ; clk      ; None                        ; None                      ; 2.512 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div8_tras_reg[2] ; send_state[0]    ; clk        ; clk      ; None                        ; None                      ; 2.482 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; send_state[0]    ; txd_buf[0]       ; clk        ; clk      ; None                        ; None                      ; 2.468 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div8_tras_reg[1] ; state_tras[0]    ; clk        ; clk      ; None                        ; None                      ; 2.467 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; send_state[0]    ; txd_buf[2]       ; clk        ; clk      ; None                        ; None                      ; 2.461 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; state_tras[1]    ; state_tras[0]    ; clk        ; clk      ; None                        ; None                      ; 2.401 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div_reg[4]       ; div_reg[1]       ; clk        ; clk      ; None                        ; None                      ; 2.418 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div_reg[4]       ; div_reg[3]       ; clk        ; clk      ; None                        ; None                      ; 2.417 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div8_tras_reg[0] ; state_tras[3]    ; clk        ; clk      ; None                        ; None                      ; 2.391 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; state_tras[2]    ; state_tras[2]    ; clk        ; clk      ; None                        ; None                      ; 2.368 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div8_tras_reg[2] ; state_tras[0]    ; clk        ; clk      ; None                        ; None                      ; 2.365 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; state_tras[0]    ; txd_buf[6]       ; clk        ; clk      ; None                        ; None                      ; 2.348 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div8_tras_reg[0] ; send_state[0]    ; clk        ; clk      ; None                        ; None                      ; 2.294 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; txd_buf[7]       ; txd_buf[6]       ; clk        ; clk      ; None                        ; None                      ; 2.232 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; state_tras[3]    ; txd_buf[6]       ; clk        ; clk      ; None                        ; None                      ; 2.226 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div8_tras_reg[1] ; state_tras[1]    ; clk        ; clk      ; None                        ; None                      ; 2.222 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div_reg[5]       ; div_reg[4]       ; clk        ; clk      ; None                        ; None                      ; 2.177 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div8_tras_reg[0] ; state_tras[0]    ; clk        ; clk      ; None                        ; None                      ; 2.177 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; send_state[0]    ; trasstart        ; clk        ; clk      ; None                        ; None                      ; 2.155 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div_reg[6]       ; div_reg[1]       ; clk        ; clk      ; None                        ; None                      ; 2.152 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div_reg[6]       ; div_reg[3]       ; clk        ; clk      ; None                        ; None                      ; 2.151 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; state_tras[3]    ; state_tras[0]    ; clk        ; clk      ; None                        ; None                      ; 2.130 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; state_tras[1]    ; state_tras[3]    ; clk        ; clk      ; None                        ; None                      ; 2.123 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div_reg[0]       ; clkbaud8x        ; clk        ; clk      ; None                        ; None                      ; 2.143 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div8_tras_reg[2] ; state_tras[1]    ; clk        ; clk      ; None                        ; None                      ; 2.120 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div_reg[4]       ; clkbaud8x        ; clk        ; clk      ; None                        ; None                      ; 2.140 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; send_state[2]    ; txd_buf[1]       ; clk        ; clk      ; None                        ; None                      ; 2.052 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div_reg[7]       ; div_reg[1]       ; clk        ; clk      ; None                        ; None                      ; 1.981 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div_reg[7]       ; div_reg[3]       ; clk        ; clk      ; None                        ; None                      ; 1.980 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; trasstart        ; div8_tras_reg[0] ; clk        ; clk      ; None                        ; None                      ; 1.945 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; trasstart        ; div8_tras_reg[1] ; clk        ; clk      ; None                        ; None                      ; 1.940 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div_reg[0]       ; div_reg[0]       ; clk        ; clk      ; None                        ; None                      ; 1.939 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div8_tras_reg[0] ; state_tras[1]    ; clk        ; clk      ; None                        ; None                      ; 1.932 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; state_tras[2]    ; state_tras[3]    ; clk        ; clk      ; None                        ; None                      ; 1.906 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; state_tras[0]    ; state_tras[3]    ; clk        ; clk      ; None                        ; None                      ; 1.904 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div8_tras_reg[1] ; state_tras[2]    ; clk        ; clk      ; None                        ; None                      ; 1.904 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div_reg[6]       ; clkbaud8x        ; clk        ; clk      ; None                        ; None                      ; 1.874 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; txd_buf[6]       ; txd_buf[5]       ; clk        ; clk      ; None                        ; None                      ; 1.865 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; txd_buf[3]       ; txd_buf[2]       ; clk        ; clk      ; None                        ; None                      ; 1.858 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; send_state[1]    ; txd_buf[0]       ; clk        ; clk      ; None                        ; None                      ; 1.848 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; send_state[1]    ; txd_buf[2]       ; clk        ; clk      ; None                        ; None                      ; 1.842 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; send_state[1]    ; txd_buf[1]       ; clk        ; clk      ; None                        ; None                      ; 1.840 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div8_tras_reg[2] ; state_tras[2]    ; clk        ; clk      ; None                        ; None                      ; 1.802 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div_reg[7]       ; clkbaud8x        ; clk        ; clk      ; None                        ; None                      ; 1.703 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; trasstart        ; div8_tras_reg[2] ; clk        ; clk      ; None                        ; None                      ; 1.658 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; txd_reg          ; txd_reg          ; clk        ; clk      ; None                        ; None                      ; 1.619 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; send_state[0]    ; send_state[1]    ; clk        ; clk      ; None                        ; None                      ; 1.617 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div8_tras_reg[0] ; state_tras[2]    ; clk        ; clk      ; None                        ; None                      ; 1.614 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; state_tras[0]    ; state_tras[2]    ; clk        ; clk      ; None                        ; None                      ; 1.610 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                  ;                  ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+------------------+------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+--------------------------------------------------------------------------+
; tsu                                                                      ;
+-------+--------------+------------+-----------+---------------+----------+
; Slack ; Required tsu ; Actual tsu ; From      ; To            ; To Clock ;
+-------+--------------+------------+-----------+---------------+----------+
; N/A   ; None         ; -2.372 ns  ; key_input ; txd_buf[0]    ; clk      ;
; N/A   ; None         ; -2.372 ns  ; key_input ; txd_buf[1]    ; clk      ;
; N/A   ; None         ; -2.372 ns  ; key_input ; txd_buf[2]    ; clk      ;
; N/A   ; None         ; -2.372 ns  ; key_input ; txd_buf[4]    ; clk      ;
; N/A   ; None         ; -2.372 ns  ; key_input ; txd_buf[5]    ; clk      ;
; N/A   ; None         ; -2.556 ns  ; key_input ; send_state[1] ; clk      ;
; N/A   ; None         ; -2.558 ns  ; key_input ; send_state[2] ; clk      ;
; N/A   ; None         ; -3.274 ns  ; key_input ; trasstart     ; clk      ;
; N/A   ; None         ; -3.364 ns  ; key_input ; txd_buf[6]    ; clk      ;
; N/A   ; None         ; -3.368 ns  ; key_input ; send_state[0] ; clk      ;
; N/A   ; None         ; -3.482 ns  ; key_input ; txd_buf[7]    ; clk      ;
; N/A   ; None         ; -3.495 ns  ; key_input ; txd_buf[3]    ; clk      ;
; N/A   ; None         ; -3.722 ns  ; key_input ; state_tras[3] ; clk      ;
; N/A   ; None         ; -3.722 ns  ; key_input ; state_tras[1] ; clk      ;
; N/A   ; None         ; -3.722 ns  ; key_input ; state_tras[0] ; clk      ;
; N/A   ; None         ; -3.740 ns  ; key_input ; state_tras[2] ; clk      ;
; N/A   ; None         ; -4.014 ns  ; key_input ; txd_reg       ; clk      ;
+-------+--------------+------------+-----------+---------------+----------+

⌨️ 快捷键说明

复制代码 Ctrl + C
搜索代码 Ctrl + F
全屏模式 F11
切换主题 Ctrl + Shift + D
显示快捷键 ?
增大字号 Ctrl + =
减小字号 Ctrl + -