⭐ 欢迎来到虫虫下载站! | 📦 资源下载 📁 资源专辑 ℹ️ 关于我们
⭐ 虫虫下载站

📄 urat.tan.rpt

📁 VHDL语言编写的全功能串口模块(包含DTR
💻 RPT
📖 第 1 页 / 共 5 页
字号:
; N/A                                     ; 257.53 MHz ( period = 3.883 ns )                    ; div_reg[2]       ; div_reg[1]       ; clk        ; clk      ; None                        ; None                      ; 3.643 ns                ;
; N/A                                     ; 257.53 MHz ( period = 3.883 ns )                    ; state_tras[0]    ; txd_buf[7]       ; clk        ; clk      ; None                        ; None                      ; 3.622 ns                ;
; N/A                                     ; 257.60 MHz ( period = 3.882 ns )                    ; state_tras[3]    ; trasstart        ; clk        ; clk      ; None                        ; None                      ; 3.621 ns                ;
; N/A                                     ; 257.67 MHz ( period = 3.881 ns )                    ; div_reg[2]       ; clkbaud8x        ; clk        ; clk      ; None                        ; None                      ; 3.641 ns                ;
; N/A                                     ; 260.55 MHz ( period = 3.838 ns )                    ; state_tras[1]    ; txd_reg          ; clk        ; clk      ; None                        ; None                      ; 3.577 ns                ;
; N/A                                     ; 263.02 MHz ( period = 3.802 ns )                    ; div8_tras_reg[2] ; txd_reg          ; clk        ; clk      ; None                        ; None                      ; 3.541 ns                ;
; N/A                                     ; 264.13 MHz ( period = 3.786 ns )                    ; state_tras[1]    ; send_state[1]    ; clk        ; clk      ; None                        ; None                      ; 3.525 ns                ;
; N/A                                     ; 264.27 MHz ( period = 3.784 ns )                    ; state_tras[1]    ; send_state[2]    ; clk        ; clk      ; None                        ; None                      ; 3.523 ns                ;
; N/A                                     ; 266.88 MHz ( period = 3.747 ns )                    ; div_reg[1]       ; div_reg[1]       ; clk        ; clk      ; None                        ; None                      ; 3.486 ns                ;
; N/A                                     ; 267.02 MHz ( period = 3.745 ns )                    ; div_reg[1]       ; clkbaud8x        ; clk        ; clk      ; None                        ; None                      ; 3.484 ns                ;
; N/A                                     ; 267.31 MHz ( period = 3.741 ns )                    ; div_reg[2]       ; div_reg[4]       ; clk        ; clk      ; None                        ; None                      ; 3.480 ns                ;
; N/A                                     ; 267.45 MHz ( period = 3.739 ns )                    ; send_state[2]    ; state_tras[0]    ; clk        ; clk      ; None                        ; None                      ; 3.478 ns                ;
; N/A                                     ; 268.17 MHz ( period = 3.729 ns )                    ; send_state[1]    ; txd_buf[3]       ; clk        ; clk      ; None                        ; None                      ; 3.468 ns                ;
; N/A                                     ; 268.38 MHz ( period = 3.726 ns )                    ; div_reg[0]       ; div_reg[5]       ; clk        ; clk      ; None                        ; None                      ; 3.486 ns                ;
; N/A                                     ; 268.74 MHz ( period = 3.721 ns )                    ; state_tras[2]    ; trasstart        ; clk        ; clk      ; None                        ; None                      ; 3.460 ns                ;
; N/A                                     ; 269.11 MHz ( period = 3.716 ns )                    ; div_reg[0]       ; div_reg[7]       ; clk        ; clk      ; None                        ; None                      ; 3.476 ns                ;
; N/A                                     ; 269.54 MHz ( period = 3.710 ns )                    ; div_reg[4]       ; div_reg[5]       ; clk        ; clk      ; None                        ; None                      ; 3.470 ns                ;
; N/A                                     ; 269.98 MHz ( period = 3.704 ns )                    ; div_reg[0]       ; div_reg[6]       ; clk        ; clk      ; None                        ; None                      ; 3.464 ns                ;
; N/A                                     ; 270.27 MHz ( period = 3.700 ns )                    ; div_reg[4]       ; div_reg[7]       ; clk        ; clk      ; None                        ; None                      ; 3.460 ns                ;
; N/A                                     ; 271.15 MHz ( period = 3.688 ns )                    ; div_reg[4]       ; div_reg[6]       ; clk        ; clk      ; None                        ; None                      ; 3.448 ns                ;
; N/A                                     ; 271.15 MHz ( period = 3.688 ns )                    ; div_reg[1]       ; div_reg[4]       ; clk        ; clk      ; None                        ; None                      ; 3.406 ns                ;
; N/A                                     ; 272.03 MHz ( period = 3.676 ns )                    ; state_tras[0]    ; send_state[1]    ; clk        ; clk      ; None                        ; None                      ; 3.415 ns                ;
; N/A                                     ; 272.18 MHz ( period = 3.674 ns )                    ; state_tras[0]    ; send_state[2]    ; clk        ; clk      ; None                        ; None                      ; 3.413 ns                ;
; N/A                                     ; 272.33 MHz ( period = 3.672 ns )                    ; state_tras[2]    ; txd_buf[7]       ; clk        ; clk      ; None                        ; None                      ; 3.411 ns                ;
; N/A                                     ; 272.41 MHz ( period = 3.671 ns )                    ; div8_tras_reg[1] ; trasstart        ; clk        ; clk      ; None                        ; None                      ; 3.410 ns                ;
; N/A                                     ; 273.37 MHz ( period = 3.658 ns )                    ; state_tras[0]    ; txd_reg          ; clk        ; clk      ; None                        ; None                      ; 3.397 ns                ;
; N/A                                     ; 273.75 MHz ( period = 3.653 ns )                    ; send_state[0]    ; txd_reg          ; clk        ; clk      ; None                        ; None                      ; 3.392 ns                ;
; N/A                                     ; 274.57 MHz ( period = 3.642 ns )                    ; send_state[1]    ; trasstart        ; clk        ; clk      ; None                        ; None                      ; 3.381 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div_reg[0]       ; div_reg[3]       ; clk        ; clk      ; None                        ; None                      ; 3.386 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div8_tras_reg[0] ; txd_reg          ; clk        ; clk      ; None                        ; None                      ; 3.353 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; send_state[2]    ; txd_buf[3]       ; clk        ; clk      ; None                        ; None                      ; 3.334 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; send_state[1]    ; state_tras[0]    ; clk        ; clk      ; None                        ; None                      ; 3.327 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div8_tras_reg[2] ; trasstart        ; clk        ; clk      ; None                        ; None                      ; 3.308 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div_reg[3]       ; div_reg[4]       ; clk        ; clk      ; None                        ; None                      ; 3.247 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div_reg[3]       ; div_reg[3]       ; clk        ; clk      ; None                        ; None                      ; 3.238 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div_reg[5]       ; div_reg[5]       ; clk        ; clk      ; None                        ; None                      ; 3.220 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div8_tras_reg[1] ; send_state[2]    ; clk        ; clk      ; None                        ; None                      ; 3.211 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div_reg[0]       ; div_reg[1]       ; clk        ; clk      ; None                        ; None                      ; 3.230 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; send_state[2]    ; trasstart        ; clk        ; clk      ; None                        ; None                      ; 3.208 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div_reg[2]       ; div_reg[2]       ; clk        ; clk      ; None                        ; None                      ; 3.204 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div8_tras_reg[1] ; txd_buf[3]       ; clk        ; clk      ; None                        ; None                      ; 3.203 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; trasstart        ; txd_reg          ; clk        ; clk      ; None                        ; None                      ; 3.187 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div_reg[4]       ; div_reg[4]       ; clk        ; clk      ; None                        ; None                      ; 3.185 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div_reg[3]       ; div_reg[1]       ; clk        ; clk      ; None                        ; None                      ; 3.173 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div_reg[3]       ; clkbaud8x        ; clk        ; clk      ; None                        ; None                      ; 3.171 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div8_tras_reg[0] ; trasstart        ; clk        ; clk      ; None                        ; None                      ; 3.120 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div_reg[0]       ; div_reg[2]       ; clk        ; clk      ; None                        ; None                      ; 3.114 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div8_tras_reg[2] ; send_state[2]    ; clk        ; clk      ; None                        ; None                      ; 3.105 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; state_tras[3]    ; send_state[0]    ; clk        ; clk      ; None                        ; None                      ; 3.105 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div8_tras_reg[2] ; txd_buf[3]       ; clk        ; clk      ; None                        ; None                      ; 3.101 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div_reg[6]       ; div_reg[6]       ; clk        ; clk      ; None                        ; None                      ; 3.027 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div8_tras_reg[1] ; send_state[1]    ; clk        ; clk      ; None                        ; None                      ; 3.010 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; state_tras[2]    ; send_state[0]    ; clk        ; clk      ; None                        ; None                      ; 2.947 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; state_tras[0]    ; txd_buf[3]       ; clk        ; clk      ; None                        ; None                      ; 2.946 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div_reg[6]       ; div_reg[4]       ; clk        ; clk      ; None                        ; None                      ; 2.919 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; send_state[2]    ; txd_reg          ; clk        ; clk      ; None                        ; None                      ; 2.939 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div8_tras_reg[0] ; txd_buf[3]       ; clk        ; clk      ; None                        ; None                      ; 2.913 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div8_tras_reg[2] ; send_state[1]    ; clk        ; clk      ; None                        ; None                      ; 2.908 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div8_tras_reg[0] ; send_state[2]    ; clk        ; clk      ; None                        ; None                      ; 2.904 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; send_state[0]    ; send_state[2]    ; clk        ; clk      ; None                        ; None                      ; 2.891 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div_reg[0]       ; div_reg[4]       ; clk        ; clk      ; None                        ; None                      ; 2.877 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div8_tras_reg[1] ; txd_buf[6]       ; clk        ; clk      ; None                        ; None                      ; 2.827 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div8_tras_reg[1] ; txd_buf[7]       ; clk        ; clk      ; None                        ; None                      ; 2.802 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; send_state[1]    ; txd_reg          ; clk        ; clk      ; None                        ; None                      ; 2.788 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div_reg[7]       ; div_reg[4]       ; clk        ; clk      ; None                        ; None                      ; 2.748 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div_reg[7]       ; div_reg[7]       ; clk        ; clk      ; None                        ; None                      ; 2.751 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div8_tras_reg[2] ; txd_buf[6]       ; clk        ; clk      ; None                        ; None                      ; 2.725 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div8_tras_reg[0] ; send_state[1]    ; clk        ; clk      ; None                        ; None                      ; 2.720 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; state_tras[1]    ; send_state[0]    ; clk        ; clk      ; None                        ; None                      ; 2.713 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div8_tras_reg[2] ; txd_buf[7]       ; clk        ; clk      ; None                        ; None                      ; 2.700 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div8_tras_reg[1] ; state_tras[3]    ; clk        ; clk      ; None                        ; None                      ; 2.681 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; state_tras[3]    ; txd_buf[3]       ; clk        ; clk      ; None                        ; None                      ; 2.664 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; txd_buf[4]       ; txd_buf[3]       ; clk        ; clk      ; None                        ; None                      ; 2.663 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; state_tras[2]    ; txd_buf[6]       ; clk        ; clk      ; None                        ; None                      ; 2.660 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; state_tras[2]    ; state_tras[0]    ; clk        ; clk      ; None                        ; None                      ; 2.616 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; state_tras[0]    ; send_state[0]    ; clk        ; clk      ; None                        ; None                      ; 2.603 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div8_tras_reg[2] ; div8_tras_reg[2] ; clk        ; clk      ; None                        ; None                      ; 2.593 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div8_tras_reg[1] ; send_state[0]    ; clk        ; clk      ; None                        ; None                      ; 2.584 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; div8_tras_reg[2] ; state_tras[3]    ; clk        ; clk      ; None                        ; None                      ; 2.579 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; send_state[2]    ; txd_buf[0]       ; clk        ; clk      ; None                        ; None                      ; 2.544 ns                ;

⌨️ 快捷键说明

复制代码 Ctrl + C
搜索代码 Ctrl + F
全屏模式 F11
切换主题 Ctrl + Shift + D
显示快捷键 ?
增大字号 Ctrl + =
减小字号 Ctrl + -