fir_16.hier_info

fir滤波器-verilog

CLK => OUT_r[0][12].CLK
CLK => OUT_r[0][11].CLK
CLK => OUT_r[0][10].CLK
CLK => OUT_r[0][9].CLK
CLK => OUT_r[0][8].CLK
CLK => OUT_r[0][7].CLK
CLK => OUT_r[0][6].CLK
CLK => OUT_r[0][5].CLK
CLK => OUT_r[0][4].CLK
CLK => OUT_r[0][3].CLK
CLK => OUT_r[0][2].CLK
CLK => OUT_r[0][1].CLK
CLK => OUT_r[0][0].CLK
CLK => OUT_i[15][15].CLK
CLK => OUT_i[15][14].CLK
CLK => OUT_i[15][13].CLK
CLK => OUT_i[15][12].CLK
CLK => OUT_i[15][11].CLK
CLK => OUT_i[15][10].CLK
CLK => OUT_i[15][9].CLK
CLK => OUT_i[15][8].CLK
CLK => OUT_i[15][7].CLK
CLK => OUT_i[15][6].CLK
CLK => OUT_i[15][5].CLK
CLK => OUT_i[15][4].CLK
CLK => OUT_i[15][3].CLK
CLK => OUT_i[15][2].CLK
CLK => OUT_i[15][1].CLK
CLK => OUT_i[15][0].CLK
CLK => OUT_i[14][15].CLK
CLK => OUT_i[14][14].CLK
CLK => OUT_i[14][13].CLK
CLK => OUT_i[14][12].CLK
CLK => OUT_i[14][11].CLK
CLK => OUT_i[14][10].CLK
CLK => OUT_i[14][9].CLK
CLK => OUT_i[14][8].CLK
CLK => OUT_i[14][7].CLK
CLK => OUT_i[14][6].CLK
CLK => OUT_i[14][5].CLK
CLK => OUT_i[14][4].CLK
CLK => OUT_i[14][3].CLK
CLK => OUT_i[14][2].CLK
CLK => OUT_i[14][1].CLK
CLK => OUT_i[14][0].CLK
CLK => OUT_i[13][15].CLK
CLK => OUT_i[13][14].CLK
CLK => OUT_i[13][13].CLK
CLK => OUT_i[13][12].CLK
CLK => OUT_i[13][11].CLK
CLK => OUT_i[13][10].CLK
CLK => OUT_i[13][9].CLK
CLK => OUT_i[13][8].CLK
CLK => OUT_i[13][7].CLK
CLK => OUT_i[13][6].CLK
CLK => OUT_i[13][5].CLK
CLK => OUT_i[13][4].CLK
CLK => OUT_i[13][3].CLK
CLK => OUT_i[13][2].CLK
CLK => OUT_i[13][1].CLK
CLK => OUT_i[13][0].CLK
CLK => OUT_i[12][15].CLK
CLK => OUT_i[12][14].CLK
CLK => OUT_i[12][13].CLK
CLK => OUT_i[12][12].CLK
CLK => OUT_i[12][11].CLK
CLK => OUT_i[12][10].CLK
CLK => OUT_i[12][9].CLK
CLK => OUT_i[12][8].CLK
CLK => OUT_i[12][7].CLK
CLK => OUT_i[12][6].CLK
CLK => OUT_i[12][5].CLK
CLK => OUT_i[12][4].CLK
CLK => OUT_i[12][3].CLK
CLK => OUT_i[12][2].CLK
CLK => OUT_i[12][1].CLK
CLK => OUT_i[12][0].CLK
CLK => OUT_i[11][15].CLK
CLK => OUT_i[11][14].CLK
CLK => OUT_i[11][13].CLK
CLK => OUT_i[11][12].CLK
CLK => OUT_i[11][11].CLK
CLK => OUT_i[11][10].CLK
CLK => OUT_i[11][9].CLK
CLK => OUT_i[11][8].CLK
CLK => OUT_i[11][7].CLK
CLK => OUT_i[11][6].CLK
CLK => OUT_i[11][5].CLK
CLK => OUT_i[11][4].CLK
CLK => OUT_i[11][3].CLK
CLK => OUT_i[11][2].CLK
CLK => OUT_i[11][1].CLK
CLK => OUT_i[11][0].CLK
CLK => OUT_i[10][15].CLK
CLK => OUT_i[10][14].CLK
CLK => OUT_i[10][13].CLK
CLK => OUT_i[10][12].CLK
CLK => OUT_i[10][11].CLK
CLK => OUT_i[10][10].CLK
CLK => OUT_i[10][9].CLK
CLK => OUT_i[10][8].CLK
CLK => OUT_i[10][7].CLK
CLK => OUT_i[10][6].CLK
CLK => OUT_i[10][5].CLK
CLK => OUT_i[10][4].CLK
CLK => OUT_i[10][3].CLK
CLK => OUT_i[10][2].CLK
CLK => OUT_i[10][1].CLK
CLK => OUT_i[10][0].CLK
CLK => OUT_i[9][15].CLK
CLK => OUT_i[9][14].CLK
CLK => OUT_i[9][13].CLK
CLK => OUT_i[9][12].CLK
CLK => OUT_i[9][11].CLK
CLK => OUT_i[9][10].CLK
CLK => OUT_i[9][9].CLK
CLK => OUT_i[9][8].CLK
CLK => OUT_i[9][7].CLK
CLK => OUT_i[9][6].CLK
CLK => OUT_i[9][5].CLK
CLK => OUT_i[9][4].CLK
CLK => OUT_i[9][3].CLK
CLK => OUT_i[9][2].CLK
CLK => OUT_i[9][1].CLK
CLK => OUT_i[9][0].CLK
CLK => OUT_i[8][15].CLK
CLK => OUT_i[8][14].CLK
CLK => OUT_i[8][13].CLK
CLK => OUT_i[8][12].CLK
CLK => OUT_i[8][11].CLK
CLK => OUT_i[8][10].CLK
CLK => OUT_i[8][9].CLK
CLK => OUT_i[8][8].CLK
CLK => OUT_i[8][7].CLK
CLK => OUT_i[8][6].CLK
CLK => OUT_i[8][5].CLK
CLK => OUT_i[8][4].CLK
CLK => OUT_i[8][3].CLK
CLK => OUT_i[8][2].CLK
CLK => OUT_i[8][1].CLK
CLK => OUT_i[8][0].CLK
CLK => OUT_i[7][15].CLK
CLK => OUT_i[7][14].CLK
CLK => OUT_i[7][13].CLK
CLK => OUT_i[7][12].CLK
CLK => OUT_i[7][11].CLK
CLK => OUT_i[7][10].CLK
CLK => OUT_i[7][9].CLK
CLK => OUT_i[7][8].CLK
CLK => OUT_i[7][7].CLK
CLK => OUT_i[7][6].CLK
CLK => OUT_i[7][5].CLK
CLK => OUT_i[7][4].CLK
CLK => OUT_i[7][3].CLK
CLK => OUT_i[7][2].CLK
CLK => OUT_i[7][1].CLK
CLK => OUT_i[7][0].CLK
CLK => OUT_i[6][15].CLK
CLK => OUT_i[6][14].CLK
CLK => OUT_i[6][13].CLK
CLK => OUT_i[6][12].CLK
CLK => OUT_i[6][11].CLK
CLK => OUT_i[6][10].CLK
CLK => OUT_i[6][9].CLK
CLK => OUT_i[6][8].CLK
CLK => OUT_i[6][7].CLK
CLK => OUT_i[6][6].CLK
CLK => OUT_i[6][5].CLK
CLK => OUT_i[6][4].CLK
CLK => OUT_i[6][3].CLK
CLK => OUT_i[6][2].CLK
CLK => OUT_i[6][1].CLK
CLK => OUT_i[6][0].CLK
CLK => OUT_i[5][15].CLK
CLK => OUT_i[5][14].CLK
CLK => OUT_i[5][13].CLK
CLK => OUT_i[5][12].CLK
CLK => OUT_i[5][11].CLK
CLK => OUT_i[5][10].CLK
CLK => OUT_i[5][9].CLK
CLK => OUT_i[5][8].CLK
CLK => OUT_i[5][7].CLK
CLK => OUT_i[5][6].CLK
CLK => OUT_i[5][5].CLK
CLK => OUT_i[5][4].CLK
CLK => OUT_i[5][3].CLK
CLK => OUT_i[5][2].CLK
CLK => OUT_i[5][1].CLK
CLK => OUT_i[5][0].CLK
CLK => OUT_i[4][15].CLK
CLK => OUT_i[4][14].CLK
CLK => OUT_i[4][13].CLK
CLK => OUT_i[4][12].CLK
CLK => OUT_i[4][11].CLK
CLK => OUT_i[4][10].CLK
CLK => OUT_i[4][9].CLK
CLK => OUT_i[4][8].CLK
CLK => OUT_i[4][7].CLK
CLK => OUT_i[4][6].CLK
CLK => OUT_i[4][5].CLK
CLK => OUT_i[4][4].CLK
CLK => OUT_i[4][3].CLK
CLK => OUT_i[4][2].CLK
CLK => OUT_i[4][1].CLK
CLK => OUT_i[4][0].CLK
CLK => OUT_i[3][15].CLK
CLK => OUT_i[3][14].CLK
CLK => OUT_i[3][13].CLK
CLK => OUT_i[3][12].CLK
CLK => OUT_i[3][11].CLK
CLK => OUT_i[3][10].CLK
CLK => OUT_i[3][9].CLK
CLK => OUT_i[3][8].CLK
CLK => OUT_i[3][7].CLK
CLK => OUT_i[3][6].CLK
CLK => OUT_i[3][5].CLK
CLK => OUT_i[3][4].CLK
CLK => OUT_i[3][3].CLK
CLK => OUT_i[3][2].CLK
CLK => OUT_i[3][1].CLK
CLK => OUT_i[3][0].CLK
CLK => OUT_i[2][15].CLK
CLK => OUT_i[2][14].CLK
CLK => OUT_i[2][13].CLK
CLK => OUT_i[2][12].CLK
CLK => OUT_i[2][11].CLK
CLK => OUT_i[2][10].CLK
CLK => OUT_i[2][9].CLK
CLK => OUT_i[2][8].CLK
CLK => OUT_i[2][7].CLK
CLK => OUT_i[2][6].CLK
CLK => OUT_i[2][5].CLK
CLK => OUT_i[2][4].CLK
CLK => OUT_i[2][3].CLK
CLK => OUT_i[2][2].CLK
CLK => OUT_i[2][1].CLK
CLK => OUT_i[2][0].CLK
CLK => OUT_i[1][15].CLK
CLK => OUT_i[1][14].CLK
CLK => OUT_i[1][13].CLK
CLK => OUT_i[1][12].CLK
CLK => OUT_i[1][11].CLK
CLK => OUT_i[1][10].CLK
CLK => OUT_i[1][9].CLK
CLK => OUT_i[1][8].CLK
CLK => OUT_i[1][7].CLK
CLK => OUT_i[1][6].CLK
CLK => OUT_i[1][5].CLK
CLK => OUT_i[1][4].CLK
CLK => OUT_i[1][3].CLK
CLK => OUT_i[1][2].CLK
CLK => OUT_i[1][1].CLK
CLK => OUT_i[1][0].CLK
CLK => OUT_i[0][15].CLK
CLK => OUT_i[0][14].CLK
CLK => OUT_i[0][13].CLK
CLK => OUT_i[0][12].CLK
CLK => OUT_i[0][11].CLK
CLK => OUT_i[0][10].CLK
CLK => OUT_i[0][9].CLK
CLK => OUT_i[0][8].CLK
CLK => OUT_i[0][7].CLK
CLK => OUT_i[0][6].CLK
CLK => OUT_i[0][5].CLK
CLK => OUT_i[0][4].CLK
CLK => OUT_i[0][3].CLK
CLK => OUT_i[0][2].CLK
CLK => OUT_i[0][1].CLK
CLK => OUT_i[0][0].CLK
CLK => l[2].CLK
CLK => l[1].CLK
CLK => l[0].CLK
CLK => p[2].CLK
CLK => p[1].CLK
CLK => p[0].CLK
CLK => Xk_r[15]~reg0.CLK
CLK => Xk_r[14]~reg0.CLK
CLK => Xk_r[13]~reg0.CLK
CLK => Xk_r[12]~reg0.CLK
CLK => Xk_r[11]~reg0.CLK
CLK => Xk_r[10]~reg0.CLK
CLK => Xk_r[9]~reg0.CLK
CLK => Xk_r[8]~reg0.CLK
CLK => Xk_r[7]~reg0.CLK
CLK => Xk_r[6]~reg0.CLK
CLK => Xk_r[5]~reg0.CLK
CLK => Xk_r[4]~reg0.CLK
CLK => Xk_r[3]~reg0.CLK
CLK => Xk_r[2]~reg0.CLK
CLK => Xk_r[1]~reg0.CLK
CLK => Xk_r[0]~reg0.CLK
CLK => Xk_i[15]~reg0.CLK
CLK => Xk_i[14]~reg0.CLK
CLK => Xk_i[13]~reg0.CLK
CLK => Xk_i[12]~reg0.CLK
CLK => Xk_i[11]~reg0.CLK
CLK => Xk_i[10]~reg0.CLK
CLK => Xk_i[9]~reg0.CLK
CLK => Xk_i[8]~reg0.CLK
CLK => Xk_i[7]~reg0.CLK
CLK => Xk_i[6]~reg0.CLK
CLK => Xk_i[5]~reg0.CLK
CLK => Xk_i[4]~reg0.CLK
CLK => Xk_i[3]~reg0.CLK
CLK => Xk_i[2]~reg0.CLK
CLK => Xk_i[1]~reg0.CLK
CLK => Xk_i[0]~reg0.CLK
CLK => state~61.IN1
START => Selector2.IN5
START => i~4.OUTPUTSELECT
START => i~3.OUTPUTSELECT
START => i~2.OUTPUTSELECT
START => i~1.OUTPUTSELECT
START => i~0.OUTPUTSELECT
START => Selector1.IN1
OUT <= OUT~reg0.DB_MAX_OUTPUT_PORT_TYPE
Xk_r[0] <= Xk_r[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Xk_r[1] <= Xk_r[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Xk_r[2] <= Xk_r[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Xk_r[3] <= Xk_r[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Xk_r[4] <= Xk_r[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Xk_r[5] <= Xk_r[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Xk_r[6] <= Xk_r[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Xk_r[7] <= Xk_r[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Xk_r[8] <= Xk_r[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Xk_r[9] <= Xk_r[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Xk_r[10] <= Xk_r[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Xk_r[11] <= Xk_r[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Xk_r[12] <= Xk_r[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Xk_r[13] <= Xk_r[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Xk_r[14] <= Xk_r[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Xk_r[15] <= Xk_r[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Xk_i[0] <= Xk_i[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Xk_i[1] <= Xk_i[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Xk_i[2] <= Xk_i[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Xk_i[3] <= Xk_i[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Xk_i[4] <= Xk_i[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Xk_i[5] <= Xk_i[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Xk_i[6] <= Xk_i[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Xk_i[7] <= Xk_i[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Xk_i[8] <= Xk_i[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Xk_i[9] <= Xk_i[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Xk_i[10] <= Xk_i[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Xk_i[11] <= Xk_i[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Xk_i[12] <= Xk_i[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Xk_i[13] <= Xk_i[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Xk_i[14] <= Xk_i[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Xk_i[15] <= Xk_i[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE