fir_16.hier_info

fir滤波器-verilog

|fft_16
xn_r[0] => ~NO_FANOUT~
xn_r[1] => ~NO_FANOUT~
xn_r[2] => ~NO_FANOUT~
xn_r[3] => ~NO_FANOUT~
xn_r[4] => ~NO_FANOUT~
xn_r[5] => ~NO_FANOUT~
xn_r[6] => ~NO_FANOUT~
xn_r[7] => ~NO_FANOUT~
xn_r[8] => ~NO_FANOUT~
xn_r[9] => ~NO_FANOUT~
xn_r[10] => ~NO_FANOUT~
xn_r[11] => ~NO_FANOUT~
xn_r[12] => ~NO_FANOUT~
xn_r[13] => ~NO_FANOUT~
xn_r[14] => ~NO_FANOUT~
xn_r[15] => ~NO_FANOUT~
xn_i[0] => ~NO_FANOUT~
xn_i[1] => ~NO_FANOUT~
xn_i[2] => ~NO_FANOUT~
xn_i[3] => ~NO_FANOUT~
xn_i[4] => ~NO_FANOUT~
xn_i[5] => ~NO_FANOUT~
xn_i[6] => ~NO_FANOUT~
xn_i[7] => ~NO_FANOUT~
xn_i[8] => ~NO_FANOUT~
xn_i[9] => ~NO_FANOUT~
xn_i[10] => ~NO_FANOUT~
xn_i[11] => ~NO_FANOUT~
xn_i[12] => ~NO_FANOUT~
xn_i[13] => ~NO_FANOUT~
xn_i[14] => ~NO_FANOUT~
xn_i[15] => ~NO_FANOUT~
RST => OUT~reg0.ACLR
RST => i[4].ENA
RST => i[3].ENA
RST => i[2].ENA
RST => i[1].ENA
RST => Xk_i[0]~reg0.ENA
RST => i[0].ENA
RST => j[2].ENA
RST => j[1].ENA
RST => j[0].ENA
RST => k[2].ENA
RST => k[1].ENA
RST => k[0].ENA
RST => m[2].ENA
RST => m[1].ENA
RST => m[0].ENA
RST => n[2].ENA
RST => n[1].ENA
RST => n[0].ENA
RST => l[2].ENA
RST => l[1].ENA
RST => l[0].ENA
RST => p[2].ENA
RST => p[1].ENA
RST => p[0].ENA
RST => Xk_r[15]~reg0.ENA
RST => Xk_r[14]~reg0.ENA
RST => Xk_r[13]~reg0.ENA
RST => Xk_r[12]~reg0.ENA
RST => Xk_r[11]~reg0.ENA
RST => Xk_r[10]~reg0.ENA
RST => Xk_r[9]~reg0.ENA
RST => Xk_r[8]~reg0.ENA
RST => Xk_r[7]~reg0.ENA
RST => Xk_r[6]~reg0.ENA
RST => Xk_r[5]~reg0.ENA
RST => Xk_r[4]~reg0.ENA
RST => Xk_r[3]~reg0.ENA
RST => Xk_r[2]~reg0.ENA
RST => Xk_r[1]~reg0.ENA
RST => Xk_r[0]~reg0.ENA
RST => Xk_i[15]~reg0.ENA
RST => Xk_i[14]~reg0.ENA
RST => Xk_i[13]~reg0.ENA
RST => Xk_i[12]~reg0.ENA
RST => Xk_i[11]~reg0.ENA
RST => Xk_i[10]~reg0.ENA
RST => Xk_i[9]~reg0.ENA
RST => Xk_i[8]~reg0.ENA
RST => Xk_i[7]~reg0.ENA
RST => Xk_i[6]~reg0.ENA
RST => Xk_i[5]~reg0.ENA
RST => Xk_i[4]~reg0.ENA
RST => Xk_i[3]~reg0.ENA
RST => Xk_i[2]~reg0.ENA
RST => Xk_i[1]~reg0.ENA
RST => state~62.IN1
CLK => OUT~reg0.CLK
CLK => i[4].CLK
CLK => i[3].CLK
CLK => i[2].CLK
CLK => i[1].CLK
CLK => i[0].CLK
CLK => j[2].CLK
CLK => j[1].CLK
CLK => j[0].CLK
CLK => k[2].CLK
CLK => k[1].CLK
CLK => k[0].CLK
CLK => m[2].CLK
CLK => m[1].CLK
CLK => m[0].CLK
CLK => n[2].CLK
CLK => n[1].CLK
CLK => n[0].CLK
CLK => OUT_r[15][15].CLK
CLK => OUT_r[15][14].CLK
CLK => OUT_r[15][13].CLK
CLK => OUT_r[15][12].CLK
CLK => OUT_r[15][11].CLK
CLK => OUT_r[15][10].CLK
CLK => OUT_r[15][9].CLK
CLK => OUT_r[15][8].CLK
CLK => OUT_r[15][7].CLK
CLK => OUT_r[15][6].CLK
CLK => OUT_r[15][5].CLK
CLK => OUT_r[15][4].CLK
CLK => OUT_r[15][3].CLK
CLK => OUT_r[15][2].CLK
CLK => OUT_r[15][1].CLK
CLK => OUT_r[15][0].CLK
CLK => OUT_r[14][15].CLK
CLK => OUT_r[14][14].CLK
CLK => OUT_r[14][13].CLK
CLK => OUT_r[14][12].CLK
CLK => OUT_r[14][11].CLK
CLK => OUT_r[14][10].CLK
CLK => OUT_r[14][9].CLK
CLK => OUT_r[14][8].CLK
CLK => OUT_r[14][7].CLK
CLK => OUT_r[14][6].CLK
CLK => OUT_r[14][5].CLK
CLK => OUT_r[14][4].CLK
CLK => OUT_r[14][3].CLK
CLK => OUT_r[14][2].CLK
CLK => OUT_r[14][1].CLK
CLK => OUT_r[14][0].CLK
CLK => OUT_r[13][15].CLK
CLK => OUT_r[13][14].CLK
CLK => OUT_r[13][13].CLK
CLK => OUT_r[13][12].CLK
CLK => OUT_r[13][11].CLK
CLK => OUT_r[13][10].CLK
CLK => OUT_r[13][9].CLK
CLK => OUT_r[13][8].CLK
CLK => OUT_r[13][7].CLK
CLK => OUT_r[13][6].CLK
CLK => OUT_r[13][5].CLK
CLK => OUT_r[13][4].CLK
CLK => OUT_r[13][3].CLK
CLK => OUT_r[13][2].CLK
CLK => OUT_r[13][1].CLK
CLK => OUT_r[13][0].CLK
CLK => OUT_r[12][15].CLK
CLK => OUT_r[12][14].CLK
CLK => OUT_r[12][13].CLK
CLK => OUT_r[12][12].CLK
CLK => OUT_r[12][11].CLK
CLK => OUT_r[12][10].CLK
CLK => OUT_r[12][9].CLK
CLK => OUT_r[12][8].CLK
CLK => OUT_r[12][7].CLK
CLK => OUT_r[12][6].CLK
CLK => OUT_r[12][5].CLK
CLK => OUT_r[12][4].CLK
CLK => OUT_r[12][3].CLK
CLK => OUT_r[12][2].CLK
CLK => OUT_r[12][1].CLK
CLK => OUT_r[12][0].CLK
CLK => OUT_r[11][15].CLK
CLK => OUT_r[11][14].CLK
CLK => OUT_r[11][13].CLK
CLK => OUT_r[11][12].CLK
CLK => OUT_r[11][11].CLK
CLK => OUT_r[11][10].CLK
CLK => OUT_r[11][9].CLK
CLK => OUT_r[11][8].CLK
CLK => OUT_r[11][7].CLK
CLK => OUT_r[11][6].CLK
CLK => OUT_r[11][5].CLK
CLK => OUT_r[11][4].CLK
CLK => OUT_r[11][3].CLK
CLK => OUT_r[11][2].CLK
CLK => OUT_r[11][1].CLK
CLK => OUT_r[11][0].CLK
CLK => OUT_r[10][15].CLK
CLK => OUT_r[10][14].CLK
CLK => OUT_r[10][13].CLK
CLK => OUT_r[10][12].CLK
CLK => OUT_r[10][11].CLK
CLK => OUT_r[10][10].CLK
CLK => OUT_r[10][9].CLK
CLK => OUT_r[10][8].CLK
CLK => OUT_r[10][7].CLK
CLK => OUT_r[10][6].CLK
CLK => OUT_r[10][5].CLK
CLK => OUT_r[10][4].CLK
CLK => OUT_r[10][3].CLK
CLK => OUT_r[10][2].CLK
CLK => OUT_r[10][1].CLK
CLK => OUT_r[10][0].CLK
CLK => OUT_r[9][15].CLK
CLK => OUT_r[9][14].CLK
CLK => OUT_r[9][13].CLK
CLK => OUT_r[9][12].CLK
CLK => OUT_r[9][11].CLK
CLK => OUT_r[9][10].CLK
CLK => OUT_r[9][9].CLK
CLK => OUT_r[9][8].CLK
CLK => OUT_r[9][7].CLK
CLK => OUT_r[9][6].CLK
CLK => OUT_r[9][5].CLK
CLK => OUT_r[9][4].CLK
CLK => OUT_r[9][3].CLK
CLK => OUT_r[9][2].CLK
CLK => OUT_r[9][1].CLK
CLK => OUT_r[9][0].CLK
CLK => OUT_r[8][15].CLK
CLK => OUT_r[8][14].CLK
CLK => OUT_r[8][13].CLK
CLK => OUT_r[8][12].CLK
CLK => OUT_r[8][11].CLK
CLK => OUT_r[8][10].CLK
CLK => OUT_r[8][9].CLK
CLK => OUT_r[8][8].CLK
CLK => OUT_r[8][7].CLK
CLK => OUT_r[8][6].CLK
CLK => OUT_r[8][5].CLK
CLK => OUT_r[8][4].CLK
CLK => OUT_r[8][3].CLK
CLK => OUT_r[8][2].CLK
CLK => OUT_r[8][1].CLK
CLK => OUT_r[8][0].CLK
CLK => OUT_r[7][15].CLK
CLK => OUT_r[7][14].CLK
CLK => OUT_r[7][13].CLK
CLK => OUT_r[7][12].CLK
CLK => OUT_r[7][11].CLK
CLK => OUT_r[7][10].CLK
CLK => OUT_r[7][9].CLK
CLK => OUT_r[7][8].CLK
CLK => OUT_r[7][7].CLK
CLK => OUT_r[7][6].CLK
CLK => OUT_r[7][5].CLK
CLK => OUT_r[7][4].CLK
CLK => OUT_r[7][3].CLK
CLK => OUT_r[7][2].CLK
CLK => OUT_r[7][1].CLK
CLK => OUT_r[7][0].CLK
CLK => OUT_r[6][15].CLK
CLK => OUT_r[6][14].CLK
CLK => OUT_r[6][13].CLK
CLK => OUT_r[6][12].CLK
CLK => OUT_r[6][11].CLK
CLK => OUT_r[6][10].CLK
CLK => OUT_r[6][9].CLK
CLK => OUT_r[6][8].CLK
CLK => OUT_r[6][7].CLK
CLK => OUT_r[6][6].CLK
CLK => OUT_r[6][5].CLK
CLK => OUT_r[6][4].CLK
CLK => OUT_r[6][3].CLK
CLK => OUT_r[6][2].CLK
CLK => OUT_r[6][1].CLK
CLK => OUT_r[6][0].CLK
CLK => OUT_r[5][15].CLK
CLK => OUT_r[5][14].CLK
CLK => OUT_r[5][13].CLK
CLK => OUT_r[5][12].CLK
CLK => OUT_r[5][11].CLK
CLK => OUT_r[5][10].CLK
CLK => OUT_r[5][9].CLK
CLK => OUT_r[5][8].CLK
CLK => OUT_r[5][7].CLK
CLK => OUT_r[5][6].CLK
CLK => OUT_r[5][5].CLK
CLK => OUT_r[5][4].CLK
CLK => OUT_r[5][3].CLK
CLK => OUT_r[5][2].CLK
CLK => OUT_r[5][1].CLK
CLK => OUT_r[5][0].CLK
CLK => OUT_r[4][15].CLK
CLK => OUT_r[4][14].CLK
CLK => OUT_r[4][13].CLK
CLK => OUT_r[4][12].CLK
CLK => OUT_r[4][11].CLK
CLK => OUT_r[4][10].CLK
CLK => OUT_r[4][9].CLK
CLK => OUT_r[4][8].CLK
CLK => OUT_r[4][7].CLK
CLK => OUT_r[4][6].CLK
CLK => OUT_r[4][5].CLK
CLK => OUT_r[4][4].CLK
CLK => OUT_r[4][3].CLK
CLK => OUT_r[4][2].CLK
CLK => OUT_r[4][1].CLK
CLK => OUT_r[4][0].CLK
CLK => OUT_r[3][15].CLK
CLK => OUT_r[3][14].CLK
CLK => OUT_r[3][13].CLK
CLK => OUT_r[3][12].CLK
CLK => OUT_r[3][11].CLK
CLK => OUT_r[3][10].CLK
CLK => OUT_r[3][9].CLK
CLK => OUT_r[3][8].CLK
CLK => OUT_r[3][7].CLK
CLK => OUT_r[3][6].CLK
CLK => OUT_r[3][5].CLK
CLK => OUT_r[3][4].CLK
CLK => OUT_r[3][3].CLK
CLK => OUT_r[3][2].CLK
CLK => OUT_r[3][1].CLK
CLK => OUT_r[3][0].CLK
CLK => OUT_r[2][15].CLK
CLK => OUT_r[2][14].CLK
CLK => OUT_r[2][13].CLK
CLK => OUT_r[2][12].CLK
CLK => OUT_r[2][11].CLK
CLK => OUT_r[2][10].CLK
CLK => OUT_r[2][9].CLK
CLK => OUT_r[2][8].CLK
CLK => OUT_r[2][7].CLK
CLK => OUT_r[2][6].CLK
CLK => OUT_r[2][5].CLK
CLK => OUT_r[2][4].CLK
CLK => OUT_r[2][3].CLK
CLK => OUT_r[2][2].CLK
CLK => OUT_r[2][1].CLK
CLK => OUT_r[2][0].CLK
CLK => OUT_r[1][15].CLK
CLK => OUT_r[1][14].CLK
CLK => OUT_r[1][13].CLK
CLK => OUT_r[1][12].CLK
CLK => OUT_r[1][11].CLK
CLK => OUT_r[1][10].CLK
CLK => OUT_r[1][9].CLK
CLK => OUT_r[1][8].CLK
CLK => OUT_r[1][7].CLK
CLK => OUT_r[1][6].CLK
CLK => OUT_r[1][5].CLK
CLK => OUT_r[1][4].CLK
CLK => OUT_r[1][3].CLK
CLK => OUT_r[1][2].CLK
CLK => OUT_r[1][1].CLK
CLK => OUT_r[1][0].CLK
CLK => OUT_r[0][15].CLK
CLK => OUT_r[0][14].CLK
CLK => OUT_r[0][13].CLK