div5.hier_info

来自「利用VHDL语言描述的5分频器（改变程序中m1,m2值」· HIER_INFO 代码 · 共 13 行

|div5
clk => cnt1[2].CLK
clk => cnt1[1].CLK
clk => cnt1[0].CLK
clk => clk_temp1.CLK
clk => clk_temp2.CLK
clk => cnt2[2].CLK
clk => cnt2[1].CLK
clk => cnt2[0].CLK
div5 <= div5~0.DB_MAX_OUTPUT_PORT_TYPE