alt_u_div_2re.tdf

直流电机的VHDL源程序,经过编译和仿真.

	add_sub_1 : add_sub_4dc;
	add_sub_10 : add_sub_8dc;
	add_sub_11 : add_sub_8dc;
	add_sub_12 : add_sub_8dc;
	add_sub_13 : add_sub_8dc;
	add_sub_14 : add_sub_8dc;
	add_sub_15 : add_sub_8dc;
	add_sub_16 : add_sub_8dc;
	add_sub_17 : add_sub_8dc;
	add_sub_18 : add_sub_8dc;
	add_sub_19 : add_sub_8dc;
	add_sub_2 : add_sub_5dc;
	add_sub_20 : add_sub_8dc;
	add_sub_21 : add_sub_8dc;
	add_sub_22 : add_sub_8dc;
	add_sub_23 : add_sub_8dc;
	add_sub_24 : add_sub_8dc;
	add_sub_25 : add_sub_8dc;
	add_sub_26 : add_sub_8dc;
	add_sub_27 : add_sub_8dc;
	add_sub_28 : add_sub_8dc;
	add_sub_29 : add_sub_8dc;
	add_sub_3 : add_sub_6dc;
	add_sub_30 : add_sub_8dc;
	add_sub_31 : add_sub_8dc;
	add_sub_4 : add_sub_7dc;
	add_sub_5 : add_sub_8dc;
	add_sub_6 : add_sub_8dc;
	add_sub_7 : add_sub_8dc;
	add_sub_8 : add_sub_8dc;
	add_sub_9 : add_sub_8dc;
	DenominatorIn[197..0]	: WIRE;
	DenominatorIn_tmp[197..0]	: WIRE;
	gnd_wire	: WIRE;
	nose[1055..0]	: WIRE;
	NumeratorIn[1055..0]	: WIRE;
	NumeratorIn_tmp[1055..0]	: WIRE;
	prestg[191..0]	: WIRE;
	quotient_tmp[31..0]	: WIRE;
	sel[164..0]	: WIRE;
	selnose[1055..0]	: WIRE;
	StageIn[197..0]	: WIRE;
	StageIn_tmp[197..0]	: WIRE;