cpu.tan.rpt
来自「这是接上面程序」· RPT 代码 · 共 390 行 · 第 1/5 页
RPT
390 行
; N/A ; 42.92 MHz ( period = 23.300 ns ) ; mdr[5] ; mdr_out[6] ; clock ; clock ; None ; None ; 21.500 ns ;
; N/A ; 42.92 MHz ( period = 23.300 ns ) ; mdr[0] ; sysbus[6] ; clock ; clock ; None ; None ; 21.500 ns ;
; N/A ; 42.92 MHz ( period = 23.300 ns ) ; mar[0] ; mdr[4] ; clock ; clock ; None ; None ; 21.500 ns ;
; N/A ; 42.92 MHz ( period = 23.300 ns ) ; add_r[0] ; sysbus[3] ; clock ; clock ; None ; None ; 21.500 ns ;
; N/A ; 42.92 MHz ( period = 23.300 ns ) ; mem[2][3] ; sysbus[3] ; clock ; clock ; None ; None ; 21.500 ns ;
; N/A ; 42.92 MHz ( period = 23.300 ns ) ; add_r[0] ; mdr_out[3] ; clock ; clock ; None ; None ; 21.500 ns ;
; N/A ; 42.92 MHz ( period = 23.300 ns ) ; mem[2][3] ; mdr_out[3] ; clock ; clock ; None ; None ; 21.500 ns ;
; N/A ; 42.92 MHz ( period = 23.300 ns ) ; add_r[3] ; mar_out[1] ; clock ; clock ; None ; None ; 21.500 ns ;
; N/A ; 42.92 MHz ( period = 23.300 ns ) ; add_r[0] ; mar[0] ; clock ; clock ; None ; None ; 21.500 ns ;
; N/A ; 42.92 MHz ( period = 23.300 ns ) ; add_r[1] ; z_flag ; clock ; clock ; None ; None ; 21.500 ns ;
; N/A ; 43.10 MHz ( period = 23.200 ns ) ; mdr[0] ; sysbus[7] ; clock ; clock ; None ; None ; 21.400 ns ;
; N/A ; 43.10 MHz ( period = 23.200 ns ) ; mar[3] ; mdr_out[6] ; clock ; clock ; None ; None ; 21.400 ns ;
; N/A ; 43.10 MHz ( period = 23.200 ns ) ; mem[0][6] ; sysbus[6] ; clock ; clock ; None ; None ; 21.400 ns ;
; N/A ; 43.10 MHz ( period = 23.200 ns ) ; add_r[2] ; mdr_out[5] ; clock ; clock ; None ; None ; 21.400 ns ;
; N/A ; 43.10 MHz ( period = 23.200 ns ) ; mdr[4] ; sysbus[5] ; clock ; clock ; None ; None ; 21.400 ns ;
; N/A ; 43.10 MHz ( period = 23.200 ns ) ; add_r[3] ; mar_out[4] ; clock ; clock ; None ; None ; 21.400 ns ;
; N/A ; 43.10 MHz ( period = 23.200 ns ) ; add_r[1] ; mar_out[3] ; clock ; clock ; None ; None ; 21.400 ns ;
; N/A ; 43.10 MHz ( period = 23.200 ns ) ; add_r[1] ; sysbus[2] ; clock ; clock ; None ; None ; 21.400 ns ;
; N/A ; 43.10 MHz ( period = 23.200 ns ) ; mdr[1] ; mdr_out[2] ; clock ; clock ; None ; None ; 21.400 ns ;
; N/A ; 43.10 MHz ( period = 23.200 ns ) ; add_r[1] ; mar[2] ; clock ; clock ; None ; None ; 21.400 ns ;
; N/A ; 43.10 MHz ( period = 23.200 ns ) ; add_r[1] ; mar[1] ; clock ; clock ; None ; None ; 21.400 ns ;
; N/A ; 43.10 MHz ( period = 23.200 ns ) ; add_r[0] ; z_flag ; clock ; clock ; None ; None ; 21.400 ns ;
; N/A ; 43.29 MHz ( period = 23.100 ns ) ; mdr[5] ; mdr_out[7] ; clock ; clock ; None ; None ; 21.300 ns ;
; N/A ; 43.29 MHz ( period = 23.100 ns ) ; add_r[2] ; sysbus[3] ; clock ; clock ; None ; None ; 21.300 ns ;
; N/A ; 43.29 MHz ( period = 23.100 ns ) ; add_r[0] ; mar_out[3] ; clock ; clock ; None ; None ; 21.300 ns ;
; N/A ; 43.29 MHz ( period = 23.100 ns ) ; add_r[2] ; mdr_out[3] ; clock ; clock ; None ; None ; 21.300 ns ;
; N/A ; 43.29 MHz ( period = 23.100 ns ) ; add_r[0] ; sysbus[2] ; clock ; clock ; None ; None ; 21.300 ns ;
; N/A ; 43.29 MHz ( period = 23.100 ns ) ; add_r[0] ; mar[2] ; clock ; clock ; None ; None ; 21.300 ns ;
; N/A ; 43.29 MHz ( period = 23.100 ns ) ; add_r[0] ; mar[1] ; clock ; clock ; None ; None ; 21.300 ns ;
; N/A ; 43.29 MHz ( period = 23.100 ns ) ; add_r[2] ; mar[0] ; clock ; clock ; None ; None ; 21.300 ns ;
; N/A ; 43.48 MHz ( period = 23.000 ns ) ; mar[2] ; mdr_out[7] ; clock ; clock ; None ; None ; 21.200 ns ;
; N/A ; 43.48 MHz ( period = 23.000 ns ) ; mem[0][7] ; mdr_out[7] ; clock ; clock ; None ; None ; 21.200 ns ;
; N/A ; 43.48 MHz ( period = 23.000 ns ) ; mdr[0] ; sysbus[5] ; clock ; clock ; None ; None ; 21.200 ns ;
; N/A ; 43.48 MHz ( period = 23.000 ns ) ; mar[0] ; sysbus[2] ; clock ; clock ; None ; None ; 21.200 ns ;
; N/A ; 43.48 MHz ( period = 23.000 ns ) ; add_r[1] ; mar_out[2] ; clock ; clock ; None ; None ; 21.200 ns ;
; N/A ; 43.48 MHz ( period = 23.000 ns ) ; add_r[2] ; z_flag ; clock ; clock ; None ; None ; 21.200 ns ;
; N/A ; 43.48 MHz ( period = 23.000 ns ) ; add_r[3] ; mdr[6] ; clock ; clock ; None ; None ; 21.200 ns ;
; N/A ; 43.67 MHz ( period = 22.900 ns ) ; mar[2] ; mdr_out[6] ; clock ; clock ; None ; None ; 21.100 ns ;
; N/A ; 43.67 MHz ( period = 22.900 ns ) ; mar[1] ; mdr[4] ; clock ; clock ; None ; None ; 21.100 ns ;
; N/A ; 43.67 MHz ( period = 22.900 ns ) ; add_r[2] ; mar_out[3] ; clock ; clock ; None ; None ; 21.100 ns ;
; N/A ; 43.67 MHz ( period = 22.900 ns ) ; add_r[2] ; sysbus[2] ; clock ; clock ; None ; None ; 21.100 ns ;
; N/A ; 43.67 MHz ( period = 22.900 ns ) ; add_r[0] ; mar_out[2] ; clock ; clock ; None ; None ; 21.100 ns ;
; N/A ; 43.67 MHz ( period = 22.900 ns ) ; add_r[2] ; mar[2] ; clock ; clock ; None ; None ; 21.100 ns ;
; N/A ; 43.67 MHz ( period = 22.900 ns ) ; add_r[2] ; mar[1] ; clock ; clock ; None ; None ; 21.100 ns ;
; N/A ; 43.67 MHz ( period = 22.900 ns ) ; mar[3] ; mdr[0] ; clock ; clock ; None ; None ; 21.100 ns ;
; N/A ; 43.67 MHz ( period = 22.900 ns ) ; add_r[3] ; mdr[7] ; clock ; clock ; None ; None ; 21.100 ns ;
; N/A ; 43.86 MHz ( period = 22.800 ns ) ; mar[3] ; mdr_out[7] ; clock ; clock ; None ; None ; 21.000 ns ;
; N/A ; 43.86 MHz ( period = 22.800 ns ) ; mem[4][6] ; mdr_out[6] ; clock ; clock ; None ; None ; 21.000 ns ;
; N/A ; 43.86 MHz ( period = 22.800 ns ) ; mem[16][6] ; sysbus[6] ; clock ; clock ; None ; None ; 21.000 ns ;
; N/A ; 43.86 MHz ( period = 22.800 ns ) ; mem[0][5] ; mdr_out[5] ; clock ; clock ; None ; None ; 21.000 ns ;
; N/A ; 43.86 MHz ( period = 22.800 ns ) ; mar[1] ; sysbus[2] ; clock ; clock ; None ; None ; 21.000 ns ;
; N/A ; 44.05 MHz ( period = 22.700 ns ) ; mem[2][7] ; mdr_out[7] ; clock ; clock ; None ; None ; 20.900 ns ;
; N/A ; 44.05 MHz ( period = 22.700 ns ) ; mem[16][7] ; sysbus[7] ; clock ; clock ; None ; None ; 20.900 ns ;
; N/A ; 44.05 MHz ( period = 22.700 ns ) ; mdr[2] ; mdr_out[5] ; clock ; clock ; None ; None ; 20.900 ns ;
; N/A ; 44.05 MHz ( period = 22.700 ns ) ; add_r[2] ; mar_out[2] ; clock ; clock ; None ; None ; 20.900 ns ;
; N/A ; 44.05 MHz ( period = 22.700 ns ) ; mar[2] ; mdr[0] ; clock ; clock ; None ; None ; 20.900 ns ;
; N/A ; 44.05 MHz ( period = 22.700 ns ) ; add_r[3] ; mdr[5] ; clock ; clock ; None ; None ; 20.900 ns ;
; N/A ; 44.25 MHz ( period = 22.600 ns ) ; mem[16][4] ; sysbus[4] ; clock ; clock ; None ; None ; 20.800 ns ;
; N/A ; 44.25 MHz ( period = 22.600 ns ) ; mem[16][4] ; mdr_out[4] ; clock ; clock ; None ; None ; 20.800 ns ;
; N/A ; 44.25 MHz ( period = 22.600 ns ) ; mar[2] ; sysbus[3] ; clock ; clock ; None ; None ; 20.800 ns ;
; N/A ; 44.25 MHz ( period = 22.600 ns ) ; mdr[2] ; sysbus[3] ; clock ; clock ; None ; None ; 20.800 ns ;
; N/A ; 44.25 MHz ( period = 22.600 ns ) ; add_r[3] ; mdr[3] ; clock ; clock ; None ; None ; 20.800 ns ;
; N/A ; 44.25 MHz ( period = 22.600 ns ) ; mar[2] ; mdr_out[3] ; clock ; clock ; None ; None ; 20.800 ns ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ; ; ; ; ; ; ; ;
+-----------------------------------------+-----------------------------------------------------+------------+------------+------------+----------+-----------------------------+---------------------------+-------------------------+
+----------------------------------------------------------------------------+
; tsu ;
+-------+--------------+------------+-------+---------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From ; To ; To Clock ;
+-------+--------------+------------+-------+---------------------+----------+
; N/A ; None ; 10.200 ns ; reset ; data_r_out[5]~reg0 ; clock ;
; N/A ; None ; 10.200 ns ; reset ; data_r_out[11]~reg0 ; clock ;
; N/A ; None ; 10.200 ns ; reset ; IR_out[5] ; clock ;
; N/A ; None ; 10.200 ns ; reset ; op_out[0]~reg0 ; clock ;
; N/A ; None ; 10.200 ns ; reset ; add_r_out[0]~reg0 ; clock ;
; N/A ; None ; 10.200 ns ; reset ; mdr_out[0] ; clock ;
⌨️ 快捷键说明
复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?