cpu.tan.rpt

来自「这是接上面程序」· RPT 代码 · 共 390 行 · 第 1/5 页

; N/A                                     ; 40.98 MHz ( period = 24.400 ns )                    ; add_r[2]   ; mdr_out[6] ; clock      ; clock    ; None                        ; None                      ; 22.600 ns               ;
; N/A                                     ; 40.98 MHz ( period = 24.400 ns )                    ; mar[1]     ; mdr_out[6] ; clock      ; clock    ; None                        ; None                      ; 22.600 ns               ;
; N/A                                     ; 40.98 MHz ( period = 24.400 ns )                    ; mem[3][6]  ; sysbus[6]  ; clock      ; clock    ; None                        ; None                      ; 22.600 ns               ;
; N/A                                     ; 40.98 MHz ( period = 24.400 ns )                    ; mar[2]     ; sysbus[5]  ; clock      ; clock    ; None                        ; None                      ; 22.600 ns               ;
; N/A                                     ; 40.98 MHz ( period = 24.400 ns )                    ; mdr[3]     ; sysbus[5]  ; clock      ; clock    ; None                        ; None                      ; 22.600 ns               ;
; N/A                                     ; 40.98 MHz ( period = 24.400 ns )                    ; mem[2][5]  ; sysbus[5]  ; clock      ; clock    ; None                        ; None                      ; 22.600 ns               ;
; N/A                                     ; 40.98 MHz ( period = 24.400 ns )                    ; mar[1]     ; mdr[3]     ; clock      ; clock    ; None                        ; None                      ; 22.600 ns               ;
; N/A                                     ; 40.98 MHz ( period = 24.400 ns )                    ; add_r[1]   ; mar[3]     ; clock      ; clock    ; None                        ; None                      ; 22.600 ns               ;
; N/A                                     ; 40.98 MHz ( period = 24.400 ns )                    ; mar[0]     ; sysbus[0]  ; clock      ; clock    ; None                        ; None                      ; 22.600 ns               ;
; N/A                                     ; 40.98 MHz ( period = 24.400 ns )                    ; mar[0]     ; mdr_out[0] ; clock      ; clock    ; None                        ; None                      ; 22.600 ns               ;
; N/A                                     ; 40.98 MHz ( period = 24.400 ns )                    ; add_r[3]   ; z_flag     ; clock      ; clock    ; None                        ; None                      ; 22.600 ns               ;
; N/A                                     ; 41.15 MHz ( period = 24.300 ns )                    ; mdr[5]     ; sysbus[6]  ; clock      ; clock    ; None                        ; None                      ; 22.500 ns               ;
; N/A                                     ; 41.15 MHz ( period = 24.300 ns )                    ; add_r[3]   ; mar_out[3] ; clock      ; clock    ; None                        ; None                      ; 22.500 ns               ;
; N/A                                     ; 41.15 MHz ( period = 24.300 ns )                    ; add_r[3]   ; sysbus[2]  ; clock      ; clock    ; None                        ; None                      ; 22.500 ns               ;
; N/A                                     ; 41.15 MHz ( period = 24.300 ns )                    ; add_r[3]   ; mar[2]     ; clock      ; clock    ; None                        ; None                      ; 22.500 ns               ;
; N/A                                     ; 41.15 MHz ( period = 24.300 ns )                    ; add_r[0]   ; mar[3]     ; clock      ; clock    ; None                        ; None                      ; 22.500 ns               ;
; N/A                                     ; 41.15 MHz ( period = 24.300 ns )                    ; add_r[3]   ; mar[1]     ; clock      ; clock    ; None                        ; None                      ; 22.500 ns               ;
; N/A                                     ; 41.15 MHz ( period = 24.300 ns )                    ; mar[1]     ; sysbus[0]  ; clock      ; clock    ; None                        ; None                      ; 22.500 ns               ;
; N/A                                     ; 41.15 MHz ( period = 24.300 ns )                    ; mar[1]     ; mdr_out[0] ; clock      ; clock    ; None                        ; None                      ; 22.500 ns               ;
; N/A                                     ; 41.32 MHz ( period = 24.200 ns )                    ; add_r[2]   ; mdr_out[7] ; clock      ; clock    ; None                        ; None                      ; 22.400 ns               ;
; N/A                                     ; 41.32 MHz ( period = 24.200 ns )                    ; mdr[5]     ; sysbus[7]  ; clock      ; clock    ; None                        ; None                      ; 22.400 ns               ;
; N/A                                     ; 41.32 MHz ( period = 24.200 ns )                    ; mar[3]     ; sysbus[6]  ; clock      ; clock    ; None                        ; None                      ; 22.400 ns               ;
; N/A                                     ; 41.32 MHz ( period = 24.200 ns )                    ; mar[0]     ; sysbus[5]  ; clock      ; clock    ; None                        ; None                      ; 22.400 ns               ;
; N/A                                     ; 41.32 MHz ( period = 24.200 ns )                    ; mar[0]     ; mdr[3]     ; clock      ; clock    ; None                        ; None                      ; 22.400 ns               ;
; N/A                                     ; 41.49 MHz ( period = 24.100 ns )                    ; mar[2]     ; sysbus[7]  ; clock      ; clock    ; None                        ; None                      ; 22.300 ns               ;
; N/A                                     ; 41.49 MHz ( period = 24.100 ns )                    ; mem[0][7]  ; sysbus[7]  ; clock      ; clock    ; None                        ; None                      ; 22.300 ns               ;
; N/A                                     ; 41.49 MHz ( period = 24.100 ns )                    ; mdr[5]     ; sysbus[5]  ; clock      ; clock    ; None                        ; None                      ; 22.300 ns               ;
; N/A                                     ; 41.49 MHz ( period = 24.100 ns )                    ; mar[3]     ; sysbus[5]  ; clock      ; clock    ; None                        ; None                      ; 22.300 ns               ;
; N/A                                     ; 41.49 MHz ( period = 24.100 ns )                    ; add_r[3]   ; mar_out[2] ; clock      ; clock    ; None                        ; None                      ; 22.300 ns               ;
; N/A                                     ; 41.49 MHz ( period = 24.100 ns )                    ; add_r[1]   ; mdr_out[2] ; clock      ; clock    ; None                        ; None                      ; 22.300 ns               ;
; N/A                                     ; 41.49 MHz ( period = 24.100 ns )                    ; add_r[2]   ; mar[3]     ; clock      ; clock    ; None                        ; None                      ; 22.300 ns               ;
; N/A                                     ; 41.67 MHz ( period = 24.000 ns )                    ; add_r[0]   ; mdr_out[2] ; clock      ; clock    ; None                        ; None                      ; 22.200 ns               ;
; N/A                                     ; 41.84 MHz ( period = 23.900 ns )                    ; mar[1]     ; mdr_out[7] ; clock      ; clock    ; None                        ; None                      ; 22.100 ns               ;
; N/A                                     ; 41.84 MHz ( period = 23.900 ns )                    ; mar[3]     ; sysbus[7]  ; clock      ; clock    ; None                        ; None                      ; 22.100 ns               ;
; N/A                                     ; 41.84 MHz ( period = 23.900 ns )                    ; mdr[2]     ; mdr_out[6] ; clock      ; clock    ; None                        ; None                      ; 22.100 ns               ;
; N/A                                     ; 41.84 MHz ( period = 23.900 ns )                    ; mar[2]     ; sysbus[6]  ; clock      ; clock    ; None                        ; None                      ; 22.100 ns               ;
; N/A                                     ; 41.84 MHz ( period = 23.900 ns )                    ; mar[0]     ; mdr_out[2] ; clock      ; clock    ; None                        ; None                      ; 22.100 ns               ;
; N/A                                     ; 42.02 MHz ( period = 23.800 ns )                    ; mem[2][7]  ; sysbus[7]  ; clock      ; clock    ; None                        ; None                      ; 22.000 ns               ;
; N/A                                     ; 42.02 MHz ( period = 23.800 ns )                    ; mdr[1]     ; mdr_out[6] ; clock      ; clock    ; None                        ; None                      ; 22.000 ns               ;
; N/A                                     ; 42.02 MHz ( period = 23.800 ns )                    ; mem[4][6]  ; sysbus[6]  ; clock      ; clock    ; None                        ; None                      ; 22.000 ns               ;
; N/A                                     ; 42.02 MHz ( period = 23.800 ns )                    ; mar[3]     ; mdr[4]     ; clock      ; clock    ; None                        ; None                      ; 22.000 ns               ;
; N/A                                     ; 42.02 MHz ( period = 23.800 ns )                    ; add_r[2]   ; mdr_out[2] ; clock      ; clock    ; None                        ; None                      ; 22.000 ns               ;
; N/A                                     ; 42.19 MHz ( period = 23.700 ns )                    ; mdr[2]     ; mdr_out[7] ; clock      ; clock    ; None                        ; None                      ; 21.900 ns               ;
; N/A                                     ; 42.19 MHz ( period = 23.700 ns )                    ; mem[8][7]  ; sysbus[7]  ; clock      ; clock    ; None                        ; None                      ; 21.900 ns               ;
; N/A                                     ; 42.19 MHz ( period = 23.700 ns )                    ; mdr[3]     ; mdr_out[6] ; clock      ; clock    ; None                        ; None                      ; 21.900 ns               ;
; N/A                                     ; 42.19 MHz ( period = 23.700 ns )                    ; mem[9][5]  ; sysbus[5]  ; clock      ; clock    ; None                        ; None                      ; 21.900 ns               ;
; N/A                                     ; 42.19 MHz ( period = 23.700 ns )                    ; mar[1]     ; mdr_out[2] ; clock      ; clock    ; None                        ; None                      ; 21.900 ns               ;
; N/A                                     ; 42.19 MHz ( period = 23.700 ns )                    ; mar[2]     ; sysbus[1]  ; clock      ; clock    ; None                        ; None                      ; 21.900 ns               ;
; N/A                                     ; 42.19 MHz ( period = 23.700 ns )                    ; mar[2]     ; mdr_out[1] ; clock      ; clock    ; None                        ; None                      ; 21.900 ns               ;
; N/A                                     ; 42.37 MHz ( period = 23.600 ns )                    ; mdr[1]     ; mdr_out[7] ; clock      ; clock    ; None                        ; None                      ; 21.800 ns               ;
; N/A                                     ; 42.37 MHz ( period = 23.600 ns )                    ; mdr[6]     ; mdr_out[6] ; clock      ; clock    ; None                        ; None                      ; 21.800 ns               ;
; N/A                                     ; 42.37 MHz ( period = 23.600 ns )                    ; mar[1]     ; mdr_out[5] ; clock      ; clock    ; None                        ; None                      ; 21.800 ns               ;
; N/A                                     ; 42.37 MHz ( period = 23.600 ns )                    ; mem[8][5]  ; sysbus[5]  ; clock      ; clock    ; None                        ; None                      ; 21.800 ns               ;
; N/A                                     ; 42.37 MHz ( period = 23.600 ns )                    ; mem[0][3]  ; sysbus[3]  ; clock      ; clock    ; None                        ; None                      ; 21.800 ns               ;
; N/A                                     ; 42.37 MHz ( period = 23.600 ns )                    ; mem[0][3]  ; mdr_out[3] ; clock      ; clock    ; None                        ; None                      ; 21.800 ns               ;
; N/A                                     ; 42.37 MHz ( period = 23.600 ns )                    ; mdr[2]     ; mar[3]     ; clock      ; clock    ; None                        ; None                      ; 21.800 ns               ;
; N/A                                     ; 42.55 MHz ( period = 23.500 ns )                    ; mar[0]     ; mdr_out[7] ; clock      ; clock    ; None                        ; None                      ; 21.700 ns               ;
; N/A                                     ; 42.55 MHz ( period = 23.500 ns )                    ; mdr[3]     ; mdr_out[7] ; clock      ; clock    ; None                        ; None                      ; 21.700 ns               ;
; N/A                                     ; 42.55 MHz ( period = 23.500 ns )                    ; mdr[4]     ; sysbus[6]  ; clock      ; clock    ; None                        ; None                      ; 21.700 ns               ;
; N/A                                     ; 42.55 MHz ( period = 23.500 ns )                    ; add_r[1]   ; mdr_out[5] ; clock      ; clock    ; None                        ; None                      ; 21.700 ns               ;
; N/A                                     ; 42.55 MHz ( period = 23.500 ns )                    ; mar[2]     ; mdr[4]     ; clock      ; clock    ; None                        ; None                      ; 21.700 ns               ;
; N/A                                     ; 42.55 MHz ( period = 23.500 ns )                    ; mdr[1]     ; mar[3]     ; clock      ; clock    ; None                        ; None                      ; 21.700 ns               ;
; N/A                                     ; 42.55 MHz ( period = 23.500 ns )                    ; mdr[3]     ; mar[3]     ; clock      ; clock    ; None                        ; None                      ; 21.700 ns               ;
; N/A                                     ; 42.55 MHz ( period = 23.500 ns )                    ; add_r[3]   ; sysbus[1]  ; clock      ; clock    ; None                        ; None                      ; 21.700 ns               ;
; N/A                                     ; 42.55 MHz ( period = 23.500 ns )                    ; mar[3]     ; sysbus[1]  ; clock      ; clock    ; None                        ; None                      ; 21.700 ns               ;
; N/A                                     ; 42.55 MHz ( period = 23.500 ns )                    ; add_r[3]   ; mdr_out[1] ; clock      ; clock    ; None                        ; None                      ; 21.700 ns               ;
; N/A                                     ; 42.55 MHz ( period = 23.500 ns )                    ; mar[3]     ; mdr_out[1] ; clock      ; clock    ; None                        ; None                      ; 21.700 ns               ;
; N/A                                     ; 42.74 MHz ( period = 23.400 ns )                    ; mdr[4]     ; sysbus[7]  ; clock      ; clock    ; None                        ; None                      ; 21.600 ns               ;
; N/A                                     ; 42.74 MHz ( period = 23.400 ns )                    ; mem[3][6]  ; mdr_out[6] ; clock      ; clock    ; None                        ; None                      ; 21.600 ns               ;
; N/A                                     ; 42.74 MHz ( period = 23.400 ns )                    ; add_r[0]   ; mdr_out[5] ; clock      ; clock    ; None                        ; None                      ; 21.600 ns               ;
; N/A                                     ; 42.74 MHz ( period = 23.400 ns )                    ; add_r[3]   ; sysbus[4]  ; clock      ; clock    ; None                        ; None                      ; 21.600 ns               ;
; N/A                                     ; 42.74 MHz ( period = 23.400 ns )                    ; add_r[3]   ; mdr_out[4] ; clock      ; clock    ; None                        ; None                      ; 21.600 ns               ;
; N/A                                     ; 42.74 MHz ( period = 23.400 ns )                    ; add_r[1]   ; sysbus[3]  ; clock      ; clock    ; None                        ; None                      ; 21.600 ns               ;
; N/A                                     ; 42.74 MHz ( period = 23.400 ns )                    ; add_r[1]   ; mdr_out[3] ; clock      ; clock    ; None                        ; None                      ; 21.600 ns               ;
; N/A                                     ; 42.74 MHz ( period = 23.400 ns )                    ; mdr[2]     ; mdr_out[2] ; clock      ; clock    ; None                        ; None                      ; 21.600 ns               ;
; N/A                                     ; 42.74 MHz ( period = 23.400 ns )                    ; add_r[3]   ; mar[4]     ; clock      ; clock    ; None                        ; None                      ; 21.600 ns               ;
; N/A                                     ; 42.74 MHz ( period = 23.400 ns )                    ; add_r[1]   ; mar[0]     ; clock      ; clock    ; None                        ; None                      ; 21.600 ns               ;
; N/A                                     ; 42.92 MHz ( period = 23.300 ns )                    ; mdr[6]     ; mdr_out[7] ; clock      ; clock    ; None                        ; None                      ; 21.500 ns               ;