singt1.fit.rpt

采用vhdl语言编程

; Auto Global Memory Control Signals                 ; Off                            ; Off                            ;
; Auto Packed Registers -- Cyclone                   ; Auto                           ; Auto                           ;
; Auto Delay Chains                                  ; On                             ; On                             ;
; Auto Merge PLLs                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic ; Off                            ; Off                            ;
; Perform Register Duplication                       ; Off                            ; Off                            ;
; Perform Register Retiming                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining             ; Off                            ; Off                            ;
; Fitter Effort                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication           ; Auto                           ; Auto                           ;
; Auto Register Duplication                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                  ; On                             ; On                             ;
; Auto Global Register Control Signals               ; On                             ; On                             ;
; Stop After Congestion Map Generation               ; Off                            ; Off                            ;
; Use smart compilation                              ; Off                            ; Off                            ;
+----------------------------------------------------+--------------------------------+--------------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/实验3suc/singt1.pin.


+----------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                              ;
+---------------------------------------------+------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                        ;
+---------------------------------------------+------------------------------------------------------------------------------+
; Total logic elements                        ; 434 / 5,980 ( 7 % )                                                          ;
;     -- Combinational with no register       ; 101                                                                          ;
;     -- Register only                        ; 86                                                                           ;
;     -- Combinational with a register        ; 247                                                                          ;
;                                             ;                                                                              ;
; Logic element usage by number of LUT inputs ;                                                                              ;
;     -- 4 input functions                    ; 121                                                                          ;
;     -- 3 input functions                    ; 111                                                                          ;
;     -- 2 input functions                    ; 106                                                                          ;
;     -- 1 input functions                    ; 42                                                                           ;
;     -- 0 input functions                    ; 54                                                                           ;
;                                             ;                                                                              ;
; Logic elements by mode                      ;                                                                              ;
;     -- normal mode                          ; 364                                                                          ;
;     -- arithmetic mode                      ; 70                                                                           ;
;     -- qfbk mode                            ; 27                                                                           ;
;     -- register cascade mode                ; 0                                                                            ;
;     -- synchronous clear/load mode          ; 130                                                                          ;
;     -- asynchronous clear/load mode         ; 229                                                                          ;
;                                             ;                                                                              ;
; Total registers                             ; 333 / 6,523 ( 5 % )                                                          ;
; Total LABs                                  ; 54 / 598 ( 9 % )                                                             ;
; Logic elements in carry chains              ; 80                                                                           ;
; User inserted logic elements                ; 0                                                                            ;
; Virtual pins                                ; 0                                                                            ;
; I/O pins                                    ; 13 / 185 ( 7 % )                                                             ;
;     -- Clock pins                           ; 1 / 2 ( 50 % )                                                               ;
; Global signals                              ; 8                                                                            ;
; M4Ks                                        ; 17 / 20 ( 85 % )                                                             ;
; Total memory bits                           ; 66,048 / 92,160 ( 72 % )                                                     ;
; Total RAM block bits                        ; 78,336 / 92,160 ( 85 % )                                                     ;
; PLLs                                        ; 0 / 2 ( 0 % )                                                                ;
; Global clocks                               ; 8 / 8 ( 100 % )                                                              ;
; Average interconnect usage                  ; 3%                                                                           ;
; Peak interconnect usage                     ; 12%                                                                          ;
; Maximum fan-out node                        ; altera_internal_jtag~TDO                                                     ;
; Maximum fan-out                             ; 246                                                                          ;
; Highest non-global fan-out signal           ; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|trigger_setup_ena ;
; Highest non-global fan-out                  ; 46                                                                           ;
; Total fan-out                               ; 2433                                                                         ;
; Average fan-out                             ; 5.21                                                                         ;
+---------------------------------------------+------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                 ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk  ; 153   ; 3        ; 35           ; 12           ; 1           ; 120                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; dout[0] ; 220   ; 2        ; 12           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dout[1] ; 219   ; 2        ; 12           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dout[2] ; 218   ; 2        ; 14           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dout[3] ; 221   ; 2        ; 12           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dout[4] ; 222   ; 2        ; 10           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dout[5] ; 223   ; 2        ; 10           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dout[6] ; 224   ; 2        ; 10           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dout[7] ; 225   ; 2        ; 8            ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;