⭐ 欢迎来到虫虫下载站! | 📦 资源下载 📁 资源专辑 ℹ️ 关于我们
⭐ 虫虫下载站

📄 crc32_dat48.v

📁 本電子檔為 verilog cookbook,包含了通訊,影像,DSP等重要常用之verilog編碼,可作為工程師與初學者的參考手冊
💻 V
📖 第 1 页 / 共 3 页
字号:
// Copyright 2007 Altera Corporation. All rights reserved.  
// Altera products are protected under numerous U.S. and foreign patents, 
// maskwork rights, copyrights and other intellectual property laws.  
//
// This reference design file, and your use thereof, is subject to and governed
// by the terms and conditions of the applicable Altera Reference Design 
// License Agreement (either as signed by you or found at www.altera.com).  By
// using this reference design file, you indicate your acceptance of such terms
// and conditions between you and Altera Corporation.  In the event that you do
// not agree with such terms and conditions, you may not use the reference 
// design file and please promptly destroy any copies you have made.
//
// This reference design file is being provided on an "as-is" basis and as an 
// accommodation and therefore all warranties, representations or guarantees of 
// any kind (whether express, implied or statutory) including, without 
// limitation, warranties of merchantability, non-infringement, or fitness for
// a particular purpose, are specifically disclaimed.  By making this reference
// design file available, Altera expressly does not recommend, suggest or 
// require that this reference design file be used in combination with any 
// other product not provided by Altera.
/////////////////////////////////////////////////////////////////////////////

//// CRC-32 of 48 data bits.  MSB used first.
//   Polynomial 04c11db7 (MSB excluded)
//     x^26 + x^23 + x^22 + x^16 + x^12 + x^11 + x^10 + x^8 + x^7 + x^5 + x^4 + x^2 + x^1 + x^0
//
// Optimal LUT depth 3
//
//        CCCCCCCCCCCCCCCCCCCCCCCCCCCCCCCC DDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDD
//        00000000001111111111222222222233 000000000011111111112222222222333333333344444444
//        01234567890123456789012345678901 012345678901234567890123456789012345678901234567
//
// C00  = X.......XXX.XXXXX.X..X......XX.X X.....X..XX.X...X.......XXX.XXXXX.X..X......XX.X
// C01  = XX......X..XX....XXX.XX.....X.XX XX....XX.X.XXX..XX......X..XX....XXX.XX.....X.XX
// C02  = XXX.....X.X...XXX..XXXXX....X... XXX...XXXX...XX.XXX.....X.X...XXX..XXXXX....X...
// C03  = .XXX.....X.X...XXX..XXXXX....X.. .XXX...XXXX...XX.XXX.....X.X...XXX..XXXXX....X..
// C04  = ..XXX...XX...XXX.X....XXXX..XXXX X.XXX.X.X..XX..X..XXX...XX...XXX.X....XXXX..XXXX
// C05  = ...XXX..X...XX.......X.XXXX.X.X. XX.XXXXX..X..X.....XXX..X...XX.......X.XXXX.X.X.
// C06  = ....XXX..X...XX.......X.XXXX.X.X .XX.XXXXX..X..X.....XXX..X...XX.......X.XXXX.X.X
// C07  = X....XXXXX..XX..X.X..X.X.XXX.XXX X.XX.X.XX.X....XX....XXXXX..XX..X.X..X.X.XXX.XXX
// C08  = .X....XX....X..XXXXX.XX.X.XX.XX. XX.XX...X.XXX....X....XX....X..XXXXX.XX.X.XX.XX.
// C09  = ..X....XX....X..XXXXX.XX.X.XX.XX .XX.XX...X.XXX....X....XX....X..XXXXX.XX.X.XX.XX
// C10  = X..X......X.XX.XXX.XX..XX.X..... X.XX.X...X...XX.X..X......X.XX.XXX.XX..XX.X.....
// C11  = XX..X...XXXXX..X.X..X...XX.XXX.X XX.XX....X..X.XXXX..X...XXXXX..X.X..X...XX.XXX.X
// C12  = .XX..X..X..X..XX.........XX...XX XXX.XXX..X..XX.X.XX..X..X..X..XX.........XX...XX
// C13  = X.XX..X..X..X..XX.........XX...X .XXX.XXX..X..XX.X.XX..X..X..X..XX.........XX...X
// C14  = .X.XX..X..X..X..XX.........XX... ..XXX.XXX..X..XX.X.XX..X..X..X..XX.........XX...
// C15  = X.X.XX..X..X..X..XX.........XX.. ...XXX.XXX..X..XX.X.XX..X..X..X..XX.........XX..
// C16  = .X.X.XX.X.X..XX.X..X.X......X.XX X...XX..X...XX...X.X.XX.X.X..XX.X..X.X......X.XX
// C17  = ..X.X.XX.X.X..XX.X..X.X......X.X .X...XX..X...XX...X.X.XX.X.X..XX.X..X.X......X.X
// C18  = ...X.X.XX.X.X..XX.X..X.X......X. ..X...XX..X...XX...X.X.XX.X.X..XX.X..X.X......X.
// C19  = X...X.X.XX.X.X..XX.X..X.X......X ...X...XX..X...XX...X.X.XX.X.X..XX.X..X.X......X
// C20  = XX...X.X.XX.X.X..XX.X..X.X...... ....X...XX..X...XX...X.X.XX.X.X..XX.X..X.X......
// C21  = .XX...X.X.XX.X.X..XX.X..X.X..... .....X...XX..X...XX...X.X.XX.X.X..XX.X..X.X.....
// C22  = X.XX...XX.XX.X.X..XXXXX..X.XXX.X X........X.XX.X.X.XX...XX.XX.X.X..XXXXX..X.XXX.X
// C23  = XX.XX.....XX.X.X..XXX.XX..X...XX XX....X..X...X.XXX.XX.....XX.X.X..XXX.XX..X...XX
// C24  = XXX.XX.....XX.X.X..XXX.XX..X...X .XX....X..X...X.XXX.XX.....XX.X.X..XXX.XX..X...X
// C25  = .XXX.XX.....XX.X.X..XXX.XX..X... ..XX....X..X...X.XXX.XX.....XX.X.X..XXX.XX..X...
// C26  = ..XXX.XXXXX.X..X......XX.XX.X..X X..XX.X...X.......XXX.XXXXX.X..X......XX.XX.X..X
// C27  = ...XXX.XXXXX.X..X......XX.XX.X.. .X..XX.X...X.......XXX.XXXXX.X..X......XX.XX.X..
// C28  = ....XXX.XXXXX.X..X......XX.XX.X. ..X..XX.X...X.......XXX.XXXXX.X..X......XX.XX.X.
// C29  = .....XXX.XXXXX.X..X......XX.XX.X ...X..XX.X...X.......XXX.XXXXX.X..X......XX.XX.X
// C30  = ......XXX.XXXXX.X..X......XX.XX. ....X..XX.X...X.......XXX.XXXXX.X..X......XX.XX.
// C31  = .......XXX.XXXXX.X..X......XX.XX .....X..XX.X...X.......XXX.XXXXX.X..X......XX.XX
//
module crc32_dat48 (crc_in,dat_in,crc_out);
input [31:0] crc_in;
input [47:0] dat_in;
output [31:0] crc_out;

wire [31:0] crc_out;

parameter METHOD = 1;

generate
  if (METHOD == 0)
    crc32_dat48_flat cc (.crc_in(crc_in),.dat_in(dat_in),.crc_out(crc_out));
  else
    crc32_dat48_factor cc (.crc_in(crc_in),.dat_in(dat_in),.crc_out(crc_out));
endgenerate

endmodule

////////////////////////////////////////////////////////////////
// Flat version
////////////////////////////////////////////////////////////////

module crc32_dat48_flat (crc_in,dat_in,crc_out);
input [31:0] crc_in;
input [47:0] dat_in;
output [31:0] crc_out;

wire [31:0] crc_out;

wire x15, x14, x13, x12, x11, x10, x9, 
       x8, x7, x6, x5, x4, x3, x2, x1, 
       x0, x31, x30, x29, x28, x27, x26, x25, 
       x24, x23, x22, x21, x20, x19, x18, x17, 
       x16;

assign crc_out = {x31,x30,x29,x28,x27,x26,x25,x24,x23,x22,x21,x20,x19,x18,x17,
        x16,x15,x14,x13,x12,x11,x10,x9,x8,x7,x6,x5,x4,x3,x2,x1,
        x0};

wire d0,d1,d2,d3,d4,d5,d6,d7,d8,d9,d10,d11,d12,d13,d14,
    d15,d16,d17,d18,d19,d20,d21,d22,d23,d24,d25,d26,d27,d28,d29,d30,
    d31,d32,d33,d34,d35,d36,d37,d38,d39,d40,d41,d42,d43,d44,d45,d46,
    d47;

assign { d47,d46,d45,d44,d43,d42,d41,d40,d39,d38,d37,d36,d35,d34,d33,
        d32,d31,d30,d29,d28,d27,d26,d25,d24,d23,d22,d21,d20,d19,d18,d17,
        d16,d15,d14,d13,d12,d11,d10,d9,d8,d7,d6,d5,d4,d3,d2,d1,
        d0} = dat_in [47:0];

wire c0,c1,c2,c3,c4,c5,c6,c7,c8,c9,c10,c11,c12,c13,c14,
    c15,c16,c17,c18,c19,c20,c21,c22,c23,c24,c25,c26,c27,c28,c29,c30,
    c31;

assign { c31,c30,c29,c28,c27,c26,c25,c24,c23,c22,c21,c20,c19,c18,c17,
        c16,c15,c14,c13,c12,c11,c10,c9,c8,c7,c6,c5,c4,c3,c2,c1,
        c0} = crc_in [31:0];

    assign x15 = c17 ^ c18 ^ d21 ^ d20 ^ c5 ^ d45 ^ d18 ^ d33 ^ d9 ^ 
        d12 ^ d5 ^ c11 ^ d27 ^ d4 ^ c8 ^ d15 ^ d24 ^ d8 ^ c14 ^ 
        d7 ^ d16 ^ d44 ^ c28 ^ d30 ^ d34 ^ c4 ^ c29 ^ c0 ^ c2 ^ 
        d3;  // 30 ins 1 outs

    assign x14 = c13 ^ d2 ^ d11 ^ d43 ^ d29 ^ d26 ^ d6 ^ c3 ^ d44 ^ 
        d33 ^ c10 ^ c28 ^ d4 ^ d3 ^ d23 ^ d20 ^ d14 ^ d32 ^ d8 ^ 
        c16 ^ c17 ^ c7 ^ c4 ^ d15 ^ d19 ^ d17 ^ c1 ^ d7 ^ c27;  // 29 ins 1 outs

    assign x13 = d31 ^ d1 ^ c12 ^ c15 ^ d32 ^ d7 ^ c2 ^ d25 ^ c6 ^ 
        c16 ^ d43 ^ d14 ^ d10 ^ d13 ^ c9 ^ d16 ^ d42 ^ d22 ^ c0 ^ 
        d6 ^ c27 ^ d47 ^ d5 ^ d3 ^ d2 ^ c3 ^ d18 ^ d19 ^ c26 ^ 
        d28 ^ c31;  // 31 ins 1 outs

    assign x12 = d31 ^ d6 ^ d30 ^ d21 ^ c15 ^ d42 ^ d24 ^ d2 ^ c31 ^ 
        c8 ^ d1 ^ c5 ^ c26 ^ d12 ^ c11 ^ d18 ^ c2 ^ d17 ^ d0 ^ 
        d47 ^ c14 ^ c1 ^ c30 ^ d27 ^ d9 ^ d13 ^ d15 ^ d46 ^ d5 ^ 
        d4 ^ d41 ^ c25;  // 32 ins 1 outs

    assign x11 = d47 ^ d3 ^ d40 ^ d9 ^ d26 ^ d44 ^ d45 ^ d15 ^ d43 ^ 
        c4 ^ d1 ^ d25 ^ c9 ^ c24 ^ c29 ^ c28 ^ d14 ^ c27 ^ d4 ^ 
        d41 ^ c31 ^ d33 ^ d12 ^ c25 ^ c17 ^ d20 ^ d17 ^ c15 ^ c1 ^ 
        c11 ^ d16 ^ d27 ^ d31 ^ d28 ^ c0 ^ d24 ^ c8 ^ c20 ^ c12 ^ 
        d36 ^ d0 ^ c10;  // 42 ins 1 outs

    assign x10 = c12 ^ d26 ^ c20 ^ d42 ^ d35 ^ c26 ^ d2 ^ d29 ^ d0 ^ 
        d5 ^ d40 ^ d39 ^ d9 ^ c10 ^ c17 ^ c13 ^ d31 ^ c24 ^ d16 ^ 
        c16 ^ c23 ^ d3 ^ c3 ^ c15 ^ d28 ^ c0 ^ d19 ^ d32 ^ d33 ^ 
        d36 ^ d13 ^ d14 ^ c19;  // 33 ins 1 outs

    assign x9 = c13 ^ c25 ^ d33 ^ c22 ^ c28 ^ c20 ^ c19 ^ c18 ^ c7 ^ 
        d39 ^ d13 ^ d23 ^ c30 ^ c31 ^ d36 ^ c17 ^ d1 ^ d35 ^ d38 ^ 
        d29 ^ c23 ^ d34 ^ c2 ^ d47 ^ d44 ^ d2 ^ d18 ^ d12 ^ d46 ^ 
        c8 ^ c16 ^ d11 ^ d32 ^ d24 ^ d5 ^ d4 ^ c27 ^ d43 ^ d41 ^ 
        d9;  // 40 ins 1 outs

    assign x8 = c21 ^ d46 ^ d37 ^ d31 ^ c12 ^ d40 ^ d11 ^ c22 ^ c6 ^ 
        d3 ^ c18 ^ d35 ^ c24 ^ d10 ^ d1 ^ d33 ^ d22 ^ d17 ^ d42 ^ 
        d12 ^ c1 ^ d45 ^ d34 ^ c30 ^ c19 ^ d23 ^ d43 ^ c7 ^ c16 ^ 
        c15 ^ d0 ^ d32 ^ c26 ^ c17 ^ c27 ^ d4 ^ c29 ^ d28 ^ d38 ^ 
        d8;  // 40 ins 1 outs

    assign x7 = d29 ^ c12 ^ c8 ^ c31 ^ d8 ^ c18 ^ c16 ^ d45 ^ d28 ^ 
        d21 ^ d47 ^ d32 ^ c23 ^ c27 ^ d10 ^ d25 ^ c9 ^ c30 ^ d7 ^ 
        d42 ^ d46 ^ d2 ^ c7 ^ c0 ^ d0 ^ c13 ^ d16 ^ d39 ^ c6 ^ 
        d37 ^ d15 ^ d41 ^ d24 ^ d5 ^ d34 ^ c29 ^ c5 ^ c21 ^ d22 ^ 
        c26 ^ d43 ^ c25 ^ d23 ^ d3;  // 44 ins 1 outs

    assign x6 = c9 ^ d7 ^ c22 ^ d30 ^ d25 ^ d20 ^ d11 ^ d8 ^ c31 ^ 
        c26 ^ d45 ^ d21 ^ d42 ^ d6 ^ d1 ^ c24 ^ c29 ^ c6 ^ c14 ^ 
        d14 ^ c27 ^ c13 ^ d5 ^ d4 ^ d38 ^ d22 ^ d29 ^ d43 ^ d47 ^ 
        c4 ^ d41 ^ c25 ^ d40 ^ d2 ^ c5;  // 35 ins 1 outs

    assign x5 = c21 ^ d46 ^ d28 ^ d1 ^ d24 ^ d10 ^ d37 ^ c8 ^ c12 ^ 
        d44 ^ c24 ^ d29 ^ d20 ^ c25 ^ d41 ^ d4 ^ d5 ^ c30 ^ c13 ^ 
        c28 ^ d0 ^ d39 ^ c3 ^ d6 ^ c4 ^ d7 ^ c26 ^ c5 ^ c23 ^ 
        d42 ^ d3 ^ d21 ^ d40 ^ d19 ^ d13;  // 35 ins 1 outs

    assign x4 = c14 ^ d0 ^ d12 ^ d31 ^ d25 ^ d45 ^ d18 ^ d2 ^ c30 ^ 
        c2 ^ c29 ^ c23 ^ c9 ^ d44 ^ c13 ^ d19 ^ d6 ^ d24 ^ d47 ^ 
        d40 ^ c17 ^ c31 ^ c22 ^ d38 ^ c4 ^ d11 ^ d30 ^ c24 ^ d15 ^ 
        c8 ^ d33 ^ d46 ^ d8 ^ d29 ^ c28 ^ c3 ^ d39 ^ d3 ^ c15 ^ 
        d20 ^ c25 ^ d41 ^ d4;  // 43 ins 1 outs

    assign x3 = c22 ^ d27 ^ c1 ^ d18 ^ d2 ^ c20 ^ c11 ^ d14 ^ d39 ^ 
        d9 ^ c21 ^ d10 ^ d38 ^ c29 ^ d15 ^ c15 ^ d40 ^ d32 ^ d1 ^ 
        c16 ^ d45 ^ d31 ^ c17 ^ d36 ^ d33 ^ d7 ^ c3 ^ c24 ^ d8 ^ 
        c23 ^ d17 ^ d25 ^ c2 ^ c9 ^ d19 ^ d3 ^ d37;  // 37 ins 1 outs

    assign x2 = d24 ^ c15 ^ d30 ^ d6 ^ d0 ^ c28 ^ d31 ^ c19 ^ d17 ^ 
        c10 ^ c8 ^ c0 ^ c22 ^ c16 ^ c14 ^ d18 ^ d2 ^ c21 ^ d9 ^ 
        c2 ^ d26 ^ c23 ^ d38 ^ d7 ^ d32 ^ c1 ^ d1 ^ c20 ^ d16 ^ 
        d13 ^ d8 ^ d36 ^ d37 ^ d35 ^ d44 ^ d14 ^ d39;  // 37 ins 1 outs

    assign x1 = c18 ^ d0 ^ c12 ^ d6 ^ d44 ^ c11 ^ d11 ^ d28 ^ d12 ^ 
        c21 ^ d46 ^ d16 ^ c17 ^ d13 ^ c0 ^ d24 ^ c28 ^ d35 ^ d7 ^ 
        d37 ^ d38 ^ d9 ^ d47 ^ c30 ^ d34 ^ c19 ^ c22 ^ d27 ^ c1 ^ 
        d17 ^ d33 ^ c31 ^ d1 ^ c8;  // 34 ins 1 outs

    assign x0 = c28 ^ c13 ^ d10 ^ d26 ^ c18 ^ d9 ^ c14 ^ d47 ^ c10 ^ 
        d0 ^ d12 ^ d29 ^ c12 ^ c8 ^ c31 ^ c21 ^ c29 ^ d34 ^ d24 ^ 
        c0 ^ d28 ^ c15 ^ c16 ^ d31 ^ d25 ^ d45 ^ d30 ^ d6 ^ d44 ^ 
        d37 ^ d16 ^ c9 ^ d32;  // 33 ins 1 outs

    assign x31 = d30 ^ d11 ^ d46 ^ d29 ^ c30 ^ d33 ^ d44 ^ c12 ^ d25 ^ 
        d24 ^ d27 ^ c14 ^ c28 ^ d23 ^ d15 ^ d9 ^ d36 ^ c31 ^ c20 ^ 
        d5 ^ c11 ^ d8 ^ d28 ^ d31 ^ c9 ^ c8 ^ c13 ^ c17 ^ c7 ^ 
        c15 ^ d43 ^ c27 ^ d47;  // 33 ins 1 outs

⌨️ 快捷键说明

复制代码 Ctrl + C
搜索代码 Ctrl + F
全屏模式 F11
切换主题 Ctrl + Shift + D
显示快捷键 ?
增大字号 Ctrl + =
减小字号 Ctrl + -