本電子檔為 verilog cookbook,包含了通訊,影像,DSP等重要常用之verilog編碼,可作為工程師與初學者的參考手冊 - 免费下载

VHDL/FPGA/Verilog资源 文件大小:2782 K

📋 资源详细信息

文件格式
ZIP
所属分类
上传用户
上传时间
文件大小
2782 K
所需积分
2 积分
推荐指数
⭐⭐⭐⭐⭐ (5/5)

💡 温馨提示:本资源由用户 newyearday 上传分享,仅供学习交流使用。如有侵权,请联系我们删除。

资源简介

本電子檔為 verilog cookbook,包含了通訊,影像,DSP等重要常用之verilog編碼,可作為工程師與初學者的參考手冊

源码文件列表

📂 共 264 个源码文件 点击文件名可在线查看源代码

1 📄
ecc_2bit.v
大小: 5.73 KB
查看源码
2 📄
ecc_matrix_32bit.v
大小: 11.71 KB
查看源码
3 📄
ecc_16bit_tb.v
大小: 6.51 KB
查看源码
4 📄
reed_sol.cpp
大小: 64 KB
查看源码
5 📄
ecc_32bit_tb.v
大小: 6.51 KB
查看源码
6 📄
ecc_2bit_tb.v
大小: 2.87 KB
查看源码
8 📄
reed_sol.v
大小: 64 KB
查看源码
10 📄
ecc_8bit_tb.v
大小: 6.49 KB
查看源码
11 📄
ram_speed_test.v
大小: 3.99 KB
查看源码
12 📄
log2.inc
大小: 1.87 KB
查看源码
14 📄
ecc_64bit_tb.v
大小: 6.51 KB
查看源码
💡
温馨提示:点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。

立即下载此资源

提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip

资源说明

📥 下载说明

  • 下载需消耗 2积分
  • 24小时内重复下载不扣分
  • 支持断点续传
  • 资源永久有效

📦 使用说明

  • 下载后用解压软件解压
  • 推荐 WinRAR 或 7-Zip
  • 如有密码请查看说明
  • 解压后即可使用

🎁 积分获取

  • 上传资源获得积分
  • 每日签到免费领取
  • 邀请好友注册奖励
  • 查看详情 →

相关标签

点击标签查看更多相关资源:

相关资源推荐