📄 sm.tan.rpt
字号:
; N/A ; 526.32 MHz ( period = 1.900 ns ) ; BT[2] ; Y[2]$latch ; CLK2 ; CLK2 ; None ; None ; 1.900 ns ;
; N/A ; 833.33 MHz ( period = 1.200 ns ) ; BT[0] ; Y[0]$latch ; CLK2 ; CLK2 ; None ; None ; 2.800 ns ;
+-------+------------------------------------------------+-------+-------------+------------+----------+-----------------------------+---------------------------+-------------------------+
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'CLK2' ;
+------------------------------------------+-------+-------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack ; From ; To ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-------+-------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; BT[0] ; Y[0]$latch ; CLK2 ; CLK2 ; None ; None ; 2.800 ns ;
; Not operational: Clock Skew > Data Delay ; BT[2] ; Y[2]$latch ; CLK2 ; CLK2 ; None ; None ; 1.900 ns ;
; Not operational: Clock Skew > Data Delay ; BT[1] ; CQ[2]$latch ; CLK2 ; CLK2 ; None ; None ; 4.300 ns ;
; Not operational: Clock Skew > Data Delay ; BT[1] ; Y[1]$latch ; CLK2 ; CLK2 ; None ; None ; 2.800 ns ;
; Not operational: Clock Skew > Data Delay ; BT[2] ; CQ[0]$latch ; CLK2 ; CLK2 ; None ; None ; 5.000 ns ;
; Not operational: Clock Skew > Data Delay ; BT[2] ; CQ[2]$latch ; CLK2 ; CLK2 ; None ; None ; 5.000 ns ;
; Not operational: Clock Skew > Data Delay ; BT[2] ; CQ[3]$latch ; CLK2 ; CLK2 ; None ; None ; 5.000 ns ;
; Not operational: Clock Skew > Data Delay ; BT[1] ; CQ[3]$latch ; CLK2 ; CLK2 ; None ; None ; 5.100 ns ;
; Not operational: Clock Skew > Data Delay ; BT[1] ; CQ[0]$latch ; CLK2 ; CLK2 ; None ; None ; 5.200 ns ;
; Not operational: Clock Skew > Data Delay ; BT[2] ; CQ[1]$latch ; CLK2 ; CLK2 ; None ; None ; 4.100 ns ;
; Not operational: Clock Skew > Data Delay ; BT[0] ; CQ[2]$latch ; CLK2 ; CLK2 ; None ; None ; 6.200 ns ;
; Not operational: Clock Skew > Data Delay ; BT[0] ; CQ[3]$latch ; CLK2 ; CLK2 ; None ; None ; 6.700 ns ;
+------------------------------------------+-------+-------------+------------+----------+----------------------------+----------------------------+--------------------------+
+----------------------------------------------------------------------+
; tsu ;
+-------+--------------+------------+---------+-------------+----------+
; Slack ; Required tsu ; Actual tsu ; From ; To ; To Clock ;
+-------+--------------+------------+---------+-------------+----------+
; N/A ; None ; 12.600 ns ; FEN[1] ; CQ[1]$latch ; CLK2 ;
; N/A ; None ; 12.300 ns ; MIAO[1] ; CQ[1]$latch ; CLK2 ;
; N/A ; None ; 11.400 ns ; MIAO[3] ; CQ[3]$latch ; CLK2 ;
; N/A ; None ; 11.300 ns ; MIAO[2] ; CQ[2]$latch ; CLK2 ;
; N/A ; None ; 11.200 ns ; MIAO[6] ; CQ[2]$latch ; CLK2 ;
; N/A ; None ; 11.000 ns ; FEN[3] ; CQ[3]$latch ; CLK2 ;
; N/A ; None ; 11.000 ns ; FEN[5] ; CQ[1]$latch ; CLK2 ;
; N/A ; None ; 10.400 ns ; SHI[5] ; CQ[1]$latch ; CLK2 ;
; N/A ; None ; 9.800 ns ; SHI[1] ; CQ[1]$latch ; CLK2 ;
; N/A ; None ; 9.300 ns ; MIAO[5] ; CQ[1]$latch ; CLK2 ;
; N/A ; None ; 9.000 ns ; SHI[7] ; CQ[3]$latch ; CLK2 ;
; N/A ; None ; 8.800 ns ; SHI[6] ; CQ[2]$latch ; CLK2 ;
; N/A ; None ; 8.700 ns ; MIAO[7] ; CQ[3]$latch ; CLK2 ;
; N/A ; None ; 8.200 ns ; FEN[6] ; CQ[2]$latch ; CLK2 ;
; N/A ; None ; 8.000 ns ; SHI[0] ; CQ[0]$latch ; CLK2 ;
; N/A ; None ; 7.600 ns ; SHI[3] ; CQ[3]$latch ; CLK2 ;
; N/A ; None ; 7.600 ns ; FEN[7] ; CQ[3]$latch ; CLK2 ;
; N/A ; None ; 7.600 ns ; SHI[2] ; CQ[2]$latch ; CLK2 ;
; N/A ; None ; 7.200 ns ; FEN[2] ; CQ[2]$latch ; CLK2 ;
; N/A ; None ; 6.300 ns ; MIAO[0] ; CQ[0]$latch ; CLK2 ;
; N/A ; None ; 6.000 ns ; MIAO[4] ; CQ[0]$latch ; CLK2 ;
; N/A ; None ; 4.100 ns ; FEN[4] ; CQ[0]$latch ; CLK2 ;
; N/A ; None ; 3.600 ns ; FEN[0] ; CQ[0]$latch ; CLK2 ;
; N/A ; None ; 2.900 ns ; SHI[4] ; CQ[0]$latch ; CLK2 ;
+-------+--------------+------------+---------+-------------+----------+
+----------------------------------------------------------------------+
; tco ;
+-------+--------------+------------+-------------+-------+------------+
; Slack ; Required tco ; Actual tco ; From ; To ; From Clock ;
+-------+--------------+------------+-------------+-------+------------+
; N/A ; None ; 21.600 ns ; CQ[3]$latch ; CQ[3] ; CLK2 ;
; N/A ; None ; 21.100 ns ; CQ[0]$latch ; CQ[0] ; CLK2 ;
; N/A ; None ; 19.600 ns ; Y[1]$latch ; Y[1] ; CLK2 ;
; N/A ; None ; 19.100 ns ; CQ[2]$latch ; CQ[2] ; CLK2 ;
; N/A ; None ; 19.100 ns ; Y[0]$latch ; Y[0] ; CLK2 ;
; N/A ; None ; 18.800 ns ; CQ[1]$latch ; CQ[1] ; CLK2 ;
; N/A ; None ; 17.500 ns ; Y[2]$latch ; Y[2] ; CLK2 ;
+-------+--------------+------------+-------------+-------+------------+
+----------------------------------------------------------------------------+
; th ;
+---------------+-------------+-----------+---------+-------------+----------+
; Minimum Slack ; Required th ; Actual th ; From ; To ; To Clock ;
+---------------+-------------+-----------+---------+-------------+----------+
; N/A ; None ; 2.300 ns ; SHI[4] ; CQ[0]$latch ; CLK2 ;
; N/A ; None ; 1.600 ns ; FEN[0] ; CQ[0]$latch ; CLK2 ;
; N/A ; None ; 1.100 ns ; FEN[4] ; CQ[0]$latch ; CLK2 ;
; N/A ; None ; -0.800 ns ; MIAO[4] ; CQ[0]$latch ; CLK2 ;
; N/A ; None ; -1.100 ns ; MIAO[0] ; CQ[0]$latch ; CLK2 ;
; N/A ; None ; -2.000 ns ; FEN[2] ; CQ[2]$latch ; CLK2 ;
; N/A ; None ; -2.400 ns ; SHI[3] ; CQ[3]$latch ; CLK2 ;
; N/A ; None ; -2.400 ns ; FEN[7] ; CQ[3]$latch ; CLK2 ;
; N/A ; None ; -2.400 ns ; SHI[2] ; CQ[2]$latch ; CLK2 ;
; N/A ; None ; -2.800 ns ; SHI[0] ; CQ[0]$latch ; CLK2 ;
; N/A ; None ; -3.000 ns ; FEN[6] ; CQ[2]$latch ; CLK2 ;
; N/A ; None ; -3.500 ns ; MIAO[7] ; CQ[3]$latch ; CLK2 ;
; N/A ; None ; -3.600 ns ; SHI[6] ; CQ[2]$latch ; CLK2 ;
; N/A ; None ; -3.800 ns ; SHI[7] ; CQ[3]$latch ; CLK2 ;
; N/A ; None ; -4.100 ns ; MIAO[5] ; CQ[1]$latch ; CLK2 ;
; N/A ; None ; -4.600 ns ; SHI[1] ; CQ[1]$latch ; CLK2 ;
; N/A ; None ; -5.200 ns ; SHI[5] ; CQ[1]$latch ; CLK2 ;
; N/A ; None ; -5.800 ns ; FEN[3] ; CQ[3]$latch ; CLK2 ;
; N/A ; None ; -5.800 ns ; FEN[5] ; CQ[1]$latch ; CLK2 ;
; N/A ; None ; -6.000 ns ; MIAO[6] ; CQ[2]$latch ; CLK2 ;
; N/A ; None ; -6.100 ns ; MIAO[2] ; CQ[2]$latch ; CLK2 ;
; N/A ; None ; -6.200 ns ; MIAO[3] ; CQ[3]$latch ; CLK2 ;
; N/A ; None ; -7.100 ns ; MIAO[1] ; CQ[1]$latch ; CLK2 ;
; N/A ; None ; -7.400 ns ; FEN[1] ; CQ[1]$latch ; CLK2 ;
+---------------+-------------+-----------+---------+-------------+----------+
+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
Info: Version 7.1 Build 156 04/30/2007 SJ Full Version
Info: Processing started: Tue Nov 27 20:57:55 2007
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off SM -c SM
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Timing Analysis is analyzing one or more combinational loops as latches
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -