⭐ 欢迎来到虫虫下载站! | 📦 资源下载 📁 资源专辑 ℹ️ 关于我们
⭐ 虫虫下载站

📄 ocmj2x8.fit.rpt

📁 用verilog写的对OCMJ2X8液晶模块控制代码
💻 RPT
📖 第 1 页 / 共 3 页
字号:
; 39    ; GND*       ;              ;
; 40    ; VCC_INT    ;              ;
; 41    ; GND_INT    ;              ;
; 42    ; GND+       ;              ;
; 43    ; clkin      ; TTL          ;
; 44    ; lcd_busy   ; TTL          ;
; 45    ; VCC_INT    ;              ;
; 46    ; GND_INT    ;              ;
; 47    ; GND*       ;              ;
; 48    ; GND*       ;              ;
; 49    ; GND*       ;              ;
; 50    ; GND*       ;              ;
; 51    ; GND*       ;              ;
; 52    ; GND*       ;              ;
; 53    ; GND*       ;              ;
; 54    ; GND*       ;              ;
; 55    ; ^nSTATUS   ;              ;
; 56    ; #TRST      ;              ;
; 57    ; #TMS       ;              ;
; 58    ; lcd_db[3]  ; TTL          ;
; 59    ; GND*       ;              ;
; 60    ; GND*       ;              ;
; 61    ; GND*       ;              ;
; 62    ; GND*       ;              ;
; 63    ; VCC_INT    ;              ;
; 64    ; GND*       ;              ;
; 65    ; GND*       ;              ;
; 66    ; GND*       ;              ;
; 67    ; GND*       ;              ;
; 68    ; GND_INT    ;              ;
; 69    ; lcd_db[1]  ; TTL          ;
; 70    ; lcd_req    ; TTL          ;
; 71    ; lcd_db[0]  ; TTL          ;
; 72    ; lcd_db[2]  ; TTL          ;
; 73    ; GND*       ;              ;
; 74    ; #TDO       ;              ;
; 75    ; ^nCEO      ;              ;
; 76    ; ^CONF_DONE ;              ;
; 77    ; #TCK       ;              ;
; 78    ; GND*       ;              ;
; 79    ; GND*       ;              ;
; 80    ; GND*       ;              ;
; 81    ; GND*       ;              ;
; 82    ; GND_INT    ;              ;
; 83    ; GND*       ;              ;
; 84    ; GND+       ;              ;
+-------+------------+--------------+


+-------------------------------------------------------------+
; Control Signals                                             ;
+------------+--------+---------+--------------+--------------+
; Name       ; Pin #  ; Fan-Out ; Usage        ; Global Usage ;
+------------+--------+---------+--------------+--------------+
; clkin      ; 43     ; 2       ; Clock        ; Pin          ;
; clk_cnt[1] ; LC1_C1 ; 25      ; Clock        ; Internal     ;
; nrst       ; 2      ; 34      ; Clock enable ; Non-global   ;
+------------+--------+---------+--------------+--------------+


+----------------------------------------+
; Global & Other Fast Signals            ;
+------------+--------+---------+--------+
; Name       ; Pin #  ; Fan-Out ; Global ;
+------------+--------+---------+--------+
; lcd_busy   ; 44     ; 20      ; no     ;
; clkin      ; 43     ; 2       ; yes    ;
; clk_cnt[1] ; LC1_C1 ; 25      ; yes    ;
; nrst       ; 2      ; 34      ; no     ;
+------------+--------+---------+--------+


+---------------------------------------------+
; Carry Chains                                ;
+--------------------+------------------------+
; Carry Chain Length ; Number of Carry Chains ;
+--------------------+------------------------+
; 0                  ; 0                      ;
; 1                  ; 0                      ;
; 2                  ; 0                      ;
; 3                  ; 0                      ;
; 4                  ; 0                      ;
; 5                  ; 0                      ;
; 6                  ; 0                      ;
; 7                  ; 0                      ;
; 8                  ; 2                      ;
+--------------------+------------------------+


+----------------+
; Cascade Chains ;
+--------+-------+
; Length ; Count ;
+--------+-------+
; 2      ; 2     ;
; 3      ; 1     ;
+--------+-------+


+--------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                          ;
+----------------------------------------------------------------+---------+
; Name                                                           ; Fan-Out ;
+----------------------------------------------------------------+---------+
; nrst                                                           ; 34      ;
; lcd_busy                                                       ; 20      ;
; fsm_cnt[2]~949                                                 ; 16      ;
; lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cout[0] ; 15      ;
; fsm_cnt[3]~950                                                 ; 13      ;
; mstate.wrdata_a~27                                             ; 12      ;
; mstate.wrdata_b~36                                             ; 12      ;
; fsm_cnt[1]~948                                                 ; 11      ;
; fsm_cnt[4]~947                                                 ; 11      ;
; mstate.clear_a~21                                              ; 10      ;
; fsm_cnt[5]~952                                                 ; 7       ;
; fsm_cnt~955                                                    ; 7       ;
; mstate.clear_c~27                                              ; 7       ;
; fsm_cnt~954                                                    ; 7       ;
; Selector1~35                                                   ; 7       ;
; mstate.idle~24                                                 ; 6       ;
; Selector20~243                                                 ; 5       ;
; Equal0~96                                                      ; 5       ;
; fsm_cnt[7]~965                                                 ; 4       ;
; Selector22~83                                                  ; 4       ;
; fsm_cnt[6]~966                                                 ; 4       ;
; mstate.wrdata_c~10                                             ; 4       ;
; Selector15~257                                                 ; 3       ;
; mstate.delay~11                                                ; 3       ;
; lcd_req~43                                                     ; 3       ;
; Selector15~258                                                 ; 3       ;
; clk_cnt[0]~2                                                   ; 2       ;
; WideNor0~11                                                    ; 2       ;
; lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[1] ; 2       ;
; lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[2] ; 2       ;
; lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[0] ; 2       ;
; Selector22~85                                                  ; 2       ;
; mstate~280                                                     ; 2       ;
; Equal0~98                                                      ; 2       ;
; lcd_db[5]~62                                                   ; 2       ;
; lcd_db[1]~59                                                   ; 2       ;
; lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[6] ; 2       ;
; lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cout[6] ; 2       ;
; lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cout[2] ; 2       ;
; mstate.clear_b~19                                              ; 2       ;
; lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cout[1] ; 2       ;
; lcd_db[4]~61                                                   ; 2       ;
; lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cout[3] ; 2       ;
; lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[3] ; 2       ;
; lcd_db[0]~58                                                   ; 2       ;
; lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[4] ; 2       ;
; lcd_db[2]~60                                                   ; 2       ;
; lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cout[4] ; 2       ;
; lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cout[5] ; 2       ;
; lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[5] ; 2       ;
+----------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------+
; Peripheral Signals                                                                          ;
+-------------------+--------+-------+-----------------+---------------------------+----------+
; Peripheral Signal ; Source ; Usage ; Dedicated Clock ; Peripheral Control Signal ; Polarity ;
+-------------------+--------+-------+-----------------+---------------------------+----------+
; clk_cnt[1]        ; LC1_C1 ; Clock ; no              ; yes                       ; +ve      ;
+-------------------+--------+-------+-----------------+---------------------------+----------+


+-------------------------------------------+
; LAB                                       ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0                        ; 58             ;
; 1                        ; 1              ;
; 2                        ; 1              ;
; 3                        ; 0              ;
; 4                        ; 0              ;
; 5                        ; 0              ;
; 6                        ; 1              ;
; 7                        ; 1              ;
; 8                        ; 10             ;
+--------------------------+----------------+


+----------------------------------------------+
; Local Routing Interconnect                   ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+

⌨️ 快捷键说明

复制代码 Ctrl + C
搜索代码 Ctrl + F
全屏模式 F11
切换主题 Ctrl + Shift + D
显示快捷键 ?
增大字号 Ctrl + =
减小字号 Ctrl + -