shujucaiji.fit.rpt

通过ADC0809对模拟信号进行采样

; 141      ; 113        ; 2        ; joc[1]                                    ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; 142      ; 114        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 115        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 116        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; LVTTL               ; 10 pF ; Not Available                      ;
; LVCMOS              ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 30 pF ; (See SSTL-2)                       ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 0 pF  ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                     ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------------------------------------+
; Compilation Hierarchy Node                ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                     ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------------------------------------+
; |shujucaiji                               ; 31 (0)      ; 30           ; 4096        ; 43   ; 0            ; 1 (0)        ; 8 (0)             ; 22 (0)           ; 17 (0)          ; 1 (0)      ; |shujucaiji                                                                             ;
;    |adcint:inst|                          ; 13 (13)     ; 13           ; 0           ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 5 (5)            ; 0 (0)           ; 1 (1)      ; |shujucaiji|adcint:inst                                                                 ;
;    |cnt10b:inst1|                         ; 10 (10)     ; 9            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; 0 (0)      ; |shujucaiji|cnt10b:inst1                                                                ;
;    |lpm_conter8:inst3|                    ; 8 (0)       ; 8            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; 8 (0)           ; 0 (0)      ; |shujucaiji|lpm_conter8:inst3                                                           ;
;       |lpm_counter:lpm_counter_component| ; 8 (0)       ; 8            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; 8 (0)           ; 0 (0)      ; |shujucaiji|lpm_conter8:inst3|lpm_counter:lpm_counter_component                         ;
;          |cntr_73e:auto_generated|        ; 8 (8)       ; 8            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |shujucaiji|lpm_conter8:inst3|lpm_counter:lpm_counter_component|cntr_73e:auto_generated ;
;    |ram8b:inst2|                          ; 0 (0)       ; 0            ; 4096        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |shujucaiji|ram8b:inst2                                                                 ;
;       |altsyncram:altsyncram_component|   ; 0 (0)       ; 0            ; 4096        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |shujucaiji|ram8b:inst2|altsyncram:altsyncram_component                                 ;
;          |altsyncram_gn51:auto_generated| ; 0 (0)       ; 0            ; 4096        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |shujucaiji|ram8b:inst2|altsyncram:altsyncram_component|altsyncram_gn51:auto_generated  ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                 ;
+------------+----------+---------------+---------------+-----------------------+-----+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+------------+----------+---------------+---------------+-----------------------+-----+
; clk        ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; wren       ; Input    ; ON            ; OFF           ; --                    ; --  ;
; eoc        ; Input    ; ON            ; ON            ; --                    ; --  ;
; clr        ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; d[7]       ; Input    ; ON            ; ON            ; --                    ; --  ;
; d[6]       ; Input    ; ON            ; ON            ; --                    ; --  ;
; d[5]       ; Input    ; ON            ; ON            ; --                    ; --  ;
; d[4]       ; Input    ; ON            ; ON            ; --                    ; --  ;
; d[3]       ; Input    ; ON            ; ON            ; --                    ; --  ;
; d[2]       ; Input    ; ON            ; ON            ; --                    ; --  ;
; d[1]       ; Input    ; ON            ; ON            ; --                    ; --  ;
; d[0]       ; Input    ; ON            ; ON            ; --                    ; --  ;
; ale        ; Output   ; --            ; --            ; --                    ; --  ;
; start      ; Output   ; --            ; --            ; --                    ; --  ;
; oe         ; Output   ; --            ; --            ; --                    ; --  ;
; adda       ; Output   ; --            ; --            ; --                    ; --  ;
; lock0      ; Output   ; --            ; --            ; --                    ; --  ;
; inclock    ; Output   ; --            ; --            ; --                    ; --  ;
; address[8] ; Output   ; --            ; --            ; --                    ; --  ;
; address[7] ; Output   ; --            ; --            ; --                    ; --  ;
; address[6] ; Output   ; --            ; --            ; --                    ; --  ;
; address[5] ; Output   ; --            ; --            ; --                    ; --  ;
; address[4] ; Output   ; --            ; --            ; --                    ; --  ;
; address[3] ; Output   ; --            ; --            ; --                    ; --  ;
; address[2] ; Output   ; --            ; --            ; --                    ; --  ;
; address[1] ; Output   ; --            ; --            ; --                    ; --  ;
; address[0] ; Output   ; --            ; --            ; --                    ; --  ;
; joc[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; joc[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; joc[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; joc[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; joc[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; joc[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; joc[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; joc[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; q[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; q[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; q[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; q[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; q[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; q[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; q[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; q[0]       ; Output   ; --            ; --            ; --                    ; --  ;
+------------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------------------