tt.tan.rpt

来自「Verilog 经典实例」· RPT 代码 · 共 308 行 · 第 1/5 页

; Cut paths between unrelated clock domains                      ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                         ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                 ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                               ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                          ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                        ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                               ; Off                ;      ;    ;             ;
; Enable Clock Latency                                           ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                  ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node          ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                          ; 10                 ;      ;    ;             ;
; Number of paths to report                                      ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                   ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                         ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                     ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                   ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis ; Off                ;      ;    ;             ;
+----------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                                      ;
+-----------------------------------------+-----------------------------------------------------+------------------------------+------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                         ; To                           ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+------------------------------+------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 15.41 MHz ( period = 64.878 ns )                    ; ADC_TLC549:inst|data_temp[4] ; bin27seg:inst1|datain[1][3]  ; clk        ; clk      ; None                        ; None                      ; 37.528 ns               ;
; N/A                                     ; 15.49 MHz ( period = 64.578 ns )                    ; ADC_TLC549:inst|data_temp[1] ; bin27seg:inst1|datain[1][3]  ; clk        ; clk      ; None                        ; None                      ; 37.378 ns               ;
; N/A                                     ; 15.53 MHz ( period = 64.390 ns )                    ; ADC_TLC549:inst|data_temp[4] ; bin27seg:inst1|datain[1][1]  ; clk        ; clk      ; None                        ; None                      ; 37.284 ns               ;
; N/A                                     ; 15.53 MHz ( period = 64.390 ns )                    ; ADC_TLC549:inst|data_temp[4] ; bin27seg:inst1|datain[1][2]  ; clk        ; clk      ; None                        ; None                      ; 37.284 ns               ;
; N/A                                     ; 15.57 MHz ( period = 64.210 ns )                    ; ADC_TLC549:inst|data_temp[0] ; bin27seg:inst1|datain[1][3]  ; clk        ; clk      ; None                        ; None                      ; 37.194 ns               ;
; N/A                                     ; 15.58 MHz ( period = 64.192 ns )                    ; ADC_TLC549:inst|data_temp[2] ; bin27seg:inst1|datain[1][3]  ; clk        ; clk      ; None                        ; None                      ; 37.185 ns               ;
; N/A                                     ; 15.60 MHz ( period = 64.090 ns )                    ; ADC_TLC549:inst|data_temp[1] ; bin27seg:inst1|datain[1][1]  ; clk        ; clk      ; None                        ; None                      ; 37.134 ns               ;
; N/A                                     ; 15.60 MHz ( period = 64.090 ns )                    ; ADC_TLC549:inst|data_temp[1] ; bin27seg:inst1|datain[1][2]  ; clk        ; clk      ; None                        ; None                      ; 37.134 ns               ;
; N/A                                     ; 15.69 MHz ( period = 63.722 ns )                    ; ADC_TLC549:inst|data_temp[0] ; bin27seg:inst1|datain[1][1]  ; clk        ; clk      ; None                        ; None                      ; 36.950 ns               ;
; N/A                                     ; 15.69 MHz ( period = 63.722 ns )                    ; ADC_TLC549:inst|data_temp[0] ; bin27seg:inst1|datain[1][2]  ; clk        ; clk      ; None                        ; None                      ; 36.950 ns               ;
; N/A                                     ; 15.70 MHz ( period = 63.704 ns )                    ; ADC_TLC549:inst|data_temp[2] ; bin27seg:inst1|datain[1][1]  ; clk        ; clk      ; None                        ; None                      ; 36.941 ns               ;
; N/A                                     ; 15.70 MHz ( period = 63.704 ns )                    ; ADC_TLC549:inst|data_temp[2] ; bin27seg:inst1|datain[1][2]  ; clk        ; clk      ; None                        ; None                      ; 36.941 ns               ;
; N/A                                     ; 15.72 MHz ( period = 63.628 ns )                    ; ADC_TLC549:inst|data_temp[3] ; bin27seg:inst1|datain[1][3]  ; clk        ; clk      ; None                        ; None                      ; 36.903 ns               ;
; N/A                                     ; 15.74 MHz ( period = 63.538 ns )                    ; ADC_TLC549:inst|data_temp[6] ; bin27seg:inst1|datain[1][3]  ; clk        ; clk      ; None                        ; None                      ; 36.858 ns               ;
; N/A                                     ; 15.76 MHz ( period = 63.454 ns )                    ; ADC_TLC549:inst|data_temp[7] ; bin27seg:inst1|datain[1][3]  ; clk        ; clk      ; None                        ; None                      ; 36.816 ns               ;
; N/A                                     ; 15.84 MHz ( period = 63.140 ns )                    ; ADC_TLC549:inst|data_temp[3] ; bin27seg:inst1|datain[1][1]  ; clk        ; clk      ; None                        ; None                      ; 36.659 ns               ;
; N/A                                     ; 15.84 MHz ( period = 63.140 ns )                    ; ADC_TLC549:inst|data_temp[3] ; bin27seg:inst1|datain[1][2]  ; clk        ; clk      ; None                        ; None                      ; 36.659 ns               ;
; N/A                                     ; 15.86 MHz ( period = 63.050 ns )                    ; ADC_TLC549:inst|data_temp[6] ; bin27seg:inst1|datain[1][1]  ; clk        ; clk      ; None                        ; None                      ; 36.614 ns               ;
; N/A                                     ; 15.86 MHz ( period = 63.050 ns )                    ; ADC_TLC549:inst|data_temp[6] ; bin27seg:inst1|datain[1][2]  ; clk        ; clk      ; None                        ; None                      ; 36.614 ns               ;
; N/A                                     ; 15.88 MHz ( period = 62.966 ns )                    ; ADC_TLC549:inst|data_temp[7] ; bin27seg:inst1|datain[1][1]  ; clk        ; clk      ; None                        ; None                      ; 36.572 ns               ;
; N/A                                     ; 15.88 MHz ( period = 62.966 ns )                    ; ADC_TLC549:inst|data_temp[7] ; bin27seg:inst1|datain[1][2]  ; clk        ; clk      ; None                        ; None                      ; 36.572 ns               ;
; N/A                                     ; 15.91 MHz ( period = 62.842 ns )                    ; ADC_TLC549:inst|data_temp[5] ; bin27seg:inst1|datain[1][3]  ; clk        ; clk      ; None                        ; None                      ; 36.510 ns               ;
; N/A                                     ; 16.04 MHz ( period = 62.354 ns )                    ; ADC_TLC549:inst|data_temp[5] ; bin27seg:inst1|datain[1][1]  ; clk        ; clk      ; None                        ; None                      ; 36.266 ns               ;
; N/A                                     ; 16.04 MHz ( period = 62.354 ns )                    ; ADC_TLC549:inst|data_temp[5] ; bin27seg:inst1|datain[1][2]  ; clk        ; clk      ; None                        ; None                      ; 36.266 ns               ;
; N/A                                     ; 16.06 MHz ( period = 62.264 ns )                    ; ADC_TLC549:inst|data_temp[4] ; bin27seg:inst1|datain[1][0]  ; clk        ; clk      ; None                        ; None                      ; 36.221 ns               ;
; N/A                                     ; 16.07 MHz ( period = 62.230 ns )                    ; ADC_TLC549:inst|data_temp[4] ; bin27seg:inst1|datain[0][3]  ; clk        ; clk      ; None                        ; None                      ; 36.174 ns               ;
; N/A                                     ; 16.12 MHz ( period = 62.048 ns )                    ; ADC_TLC549:inst|data_temp[4] ; bin27seg:inst1|datain[0][1]  ; clk        ; clk      ; None                        ; None                      ; 36.083 ns               ;
; N/A                                     ; 16.12 MHz ( period = 62.046 ns )                    ; ADC_TLC549:inst|data_temp[4] ; bin27seg:inst1|datain[0][2]  ; clk        ; clk      ; None                        ; None                      ; 36.082 ns               ;