tt.sim.rpt

来自「Verilog 经典实例」· RPT 代码 · 共 428 行 · 第 1/5 页

; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; sout             ;
; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[4]      ; cout             ;
; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; sout             ;
; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[3]      ; cout             ;
; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; sout             ;
; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[2]      ; cout             ;
; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; sout             ;
; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[1]      ; cout             ;
; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; sout             ;
; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[0]      ; cout             ;
; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; sout             ;
+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                                                                                               ;
+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+------------------+
; Node Name                                                                        ; Output Port Name                                                                 ; Output Port Type ;
+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+------------------+
; |ADC_TLC549|DCLK_DIV~0                                                           ; |ADC_TLC549|DCLK_DIV~0                                                           ; out              ;
; |ADC_TLC549|DCLK_DIV~1                                                           ; |ADC_TLC549|DCLK_DIV~1                                                           ; out              ;
; |ADC_TLC549|DCLK_DIV~2                                                           ; |ADC_TLC549|DCLK_DIV~2                                                           ; out              ;
; |ADC_TLC549|DCLK_DIV~3                                                           ; |ADC_TLC549|DCLK_DIV~3                                                           ; out              ;
; |ADC_TLC549|DCLK_DIV[6]                                                          ; |ADC_TLC549|DCLK_DIV[6]                                                          ; regout           ;
; |ADC_TLC549|DCLK_DIV[7]                                                          ; |ADC_TLC549|DCLK_DIV[7]                                                          ; regout           ;
; |ADC_TLC549|DCLK_DIV[8]                                                          ; |ADC_TLC549|DCLK_DIV[8]                                                          ; regout           ;
; |ADC_TLC549|DCLK_DIV[9]                                                          ; |ADC_TLC549|DCLK_DIV[9]                                                          ; regout           ;
; |ADC_TLC549|DCLK_DIV[10]                                                         ; |ADC_TLC549|DCLK_DIV[10]                                                         ; regout           ;
; |ADC_TLC549|read_n                                                               ; |ADC_TLC549|read_n                                                               ; out              ;
; |ADC_TLC549|lpm_add_sub:Add1|addcore:adder|datab_node[0]~0                       ; |ADC_TLC549|lpm_add_sub:Add1|addcore:adder|datab_node[0]~0                       ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add1|addcore:adder|datab_node[0]                         ; |ADC_TLC549|lpm_add_sub:Add1|addcore:adder|datab_node[0]                         ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add1|addcore:adder|_~1                                   ; |ADC_TLC549|lpm_add_sub:Add1|addcore:adder|_~1                                   ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add1|addcore:adder|_~2                                   ; |ADC_TLC549|lpm_add_sub:Add1|addcore:adder|_~2                                   ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add1|addcore:adder|datab_node[4]~1                       ; |ADC_TLC549|lpm_add_sub:Add1|addcore:adder|datab_node[4]~1                       ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add1|addcore:adder|datab_node[4]                         ; |ADC_TLC549|lpm_add_sub:Add1|addcore:adder|datab_node[4]                         ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add1|addcore:adder|datab_node[3]                         ; |ADC_TLC549|lpm_add_sub:Add1|addcore:adder|datab_node[3]                         ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add1|addcore:adder|datab_node[2]                         ; |ADC_TLC549|lpm_add_sub:Add1|addcore:adder|datab_node[2]                         ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add1|addcore:adder|datab_node[1]                         ; |ADC_TLC549|lpm_add_sub:Add1|addcore:adder|datab_node[1]                         ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add1|addcore:adder|_~4                                   ; |ADC_TLC549|lpm_add_sub:Add1|addcore:adder|_~4                                   ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add1|addcore:adder|_~5                                   ; |ADC_TLC549|lpm_add_sub:Add1|addcore:adder|_~5                                   ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add1|addcore:adder|_~6                                   ; |ADC_TLC549|lpm_add_sub:Add1|addcore:adder|_~6                                   ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add1|addcore:adder|_~7                                   ; |ADC_TLC549|lpm_add_sub:Add1|addcore:adder|_~7                                   ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add0|result_node[7]                                      ; |ADC_TLC549|lpm_add_sub:Add0|result_node[7]                                      ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add0|result_node[8]                                      ; |ADC_TLC549|lpm_add_sub:Add0|result_node[8]                                      ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add0|result_node[9]                                      ; |ADC_TLC549|lpm_add_sub:Add0|result_node[9]                                      ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add0|result_node[10]                                     ; |ADC_TLC549|lpm_add_sub:Add0|result_node[10]                                     ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|datab_node[0]~0                       ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|datab_node[0]~0                       ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|datab_node[0]                         ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|datab_node[0]                         ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|_~1                                   ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|_~1                                   ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|_~2                                   ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|_~2                                   ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|datab_node[10]~1                      ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|datab_node[10]~1                      ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|datab_node[10]                        ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|datab_node[10]                        ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|datab_node[9]                         ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|datab_node[9]                         ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|datab_node[8]                         ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|datab_node[8]                         ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|datab_node[7]                         ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|datab_node[7]                         ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|datab_node[6]                         ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|datab_node[6]                         ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|datab_node[5]                         ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|datab_node[5]                         ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|datab_node[4]                         ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|datab_node[4]                         ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|datab_node[3]                         ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|datab_node[3]                         ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|datab_node[2]                         ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|datab_node[2]                         ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|datab_node[1]                         ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|datab_node[1]                         ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|unreg_res_node[10]~1                  ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|unreg_res_node[10]~1                  ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|unreg_res_node[9]~2                   ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|unreg_res_node[9]~2                   ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|unreg_res_node[8]~3                   ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|unreg_res_node[8]~3                   ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|unreg_res_node[7]~4                   ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|unreg_res_node[7]~4                   ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|unreg_res_node[6]~5                   ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|unreg_res_node[6]~5                   ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|unreg_res_node[10]                    ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|unreg_res_node[10]                    ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|unreg_res_node[9]                     ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|unreg_res_node[9]                     ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|unreg_res_node[8]                     ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|unreg_res_node[8]                     ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|unreg_res_node[7]                     ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|unreg_res_node[7]                     ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|_~4                                   ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|_~4                                   ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|_~5                                   ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|_~5                                   ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|_~6                                   ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|_~6                                   ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|_~7                                   ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|_~7                                   ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|_~8                                   ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|_~8                                   ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|_~9                                   ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|_~9                                   ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|_~10                                  ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|_~10                                  ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|_~11                                  ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|_~11                                  ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|_~12                                  ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|_~12                                  ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|_~13                                  ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|_~13                                  ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|_~14                                  ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|_~14                                  ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|_~15                                  ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|_~15                                  ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|_~16                                  ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|_~16                                  ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|_~17                                  ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|_~17                                  ; out0             ;
; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|_~18                                  ; |ADC_TLC549|lpm_add_sub:Add0|addcore:adder|_~18                                  ; out0             ;