217bianmaqi.v

一个完整的viterbi(2,1,7)编码程序

`timescale 1ns / 1ps
////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer:
//
// Create Date:    15:34:52 09/08/08
// Design Name:    
// Module Name:    217bianmaqi
// Project Name:   
// Target Device:  
// Tool versions:  
// Description:
//
// Dependencies:
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
////////////////////////////////////////////////////////////////////////////////
//	（2，1，7）卷积码编码器


module bianma(CLK,Din,Dout1,Dout2)	;	 //(2,1,7)卷积码编码器
input Din,CLK;
output Dout1,Dout2;

 DFF ff1(
 .CP(CLK),		 //第1片触发器
 .D(Din) ,
 .Q(D1)
 );
 DFF ff2(
 .CP(CLK),		  //第2片触发器
.D(D1) ,
 .Q(D2)
);
 DFF ff3(
 .CP(CLK),		  //第3片触发器
.D(D2) ,
 .Q(D3)
);
 DFF ff4(
 .CP(CLK),		  //第4片触发器
.D(D3) ,
 .Q(D4)
);
 DFF ff5(
 .CP(CLK),		  //第5片触发器
.D(D4) ,
 .Q(D5)
);
 DFF ff6(
 .CP(CLK),		  //第6片触发器
.D(D5) ,
 .Q(D6)
);
 DFF ff7(
 .CP(CLK),		  //第7片触发器
.D(D6) ,
 .Q(D7)
);
always @(posedge CLK)
begin 
Dout1=D1&D2&D3&D4&D7;	  //加法器1
Dout2=D1&D3&D4&D6&D7;     //加法器2
end
endmodule