mult.v

来自「64位乘法器源码verilog,经过验证测试」· Verilog 代码 · 共 9 行

module mult(a,b,c);
    input [7:0] a;
    input [7:0] b;
    output [15:0] c;

	 assign c = a*b;

endmodule