testlatch.fit.rpt

用verilog编写的USB下载线程序 实现USB协议和JTAG接口的数据转换实现状态机。

; Output Pin Default Load For Reported TCO      ;
+--------------+-------+------------------------+
; I/O Standard ; Load  ; Termination Resistance ;
+--------------+-------+------------------------+
; LVTTL        ; 10 pF ; Not Available          ;
; LVCMOS       ; 10 pF ; Not Available          ;
; 3.3-V PCI    ; 10 pF ; 25 Ohm (Parallel)      ;
; 2.5 V        ; 10 pF ; Not Available          ;
+--------------+-------+------------------------+


+---------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                       ;
+----------------------------+------------+------+--------------------------------------------+
; Compilation Hierarchy Node ; Macrocells ; Pins ; Full Hierarchy Name                        ;
+----------------------------+------------+------+--------------------------------------------+
; |testlatch                 ; 43         ; 32   ; |testlatch                                 ;
;    |JTAGcore:inst4|        ; 42         ; 0    ; |testlatch|JTAGcore:inst4                  ;
;       |shiftout:shifter|   ; 14         ; 0    ; |testlatch|JTAGcore:inst4|shiftout:shifter ;
+----------------------------+------------+------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                              ;
+-----------------------+----------+---------+--------------+--------+----------------------+------------------+
; Name                  ; Location ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+-----------------------+----------+---------+--------------+--------+----------------------+------------------+
; CLK                   ; PIN_40   ; 34      ; Clock        ; yes    ; On                   ; --               ;
; D[4]                  ; PIN_8    ; 6       ; Clock enable ; no     ; --                   ; --               ;
; D[5]                  ; PIN_10   ; 7       ; Clock enable ; no     ; --                   ; --               ;
; D[7]                  ; PIN_13   ; 13      ; Clock enable ; no     ; --                   ; --               ;
; JTAGcore:inst4|SM~125 ; LC32     ; 24      ; Clock enable ; no     ; --                   ; --               ;
; JTAGcore:inst4|SM~126 ; LC23     ; 23      ; Clock enable ; no     ; --                   ; --               ;
; JTAGcore:inst4|SM~127 ; LC28     ; 24      ; Clock enable ; no     ; --                   ; --               ;
; N_PWREN               ; PIN_20   ; 34      ; Async. clear ; no     ; --                   ; --               ;
+-----------------------+----------+---------+--------------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; CLK  ; PIN_40   ; 34      ; On                   ; --               ;
+------+----------+---------+----------------------+------------------+


+-------------------------------------------------------+
; Non-Global High Fan-Out Signals                       ;
+---------------------------------------------+---------+
; Name                                        ; Fan-Out ;
+---------------------------------------------+---------+
; N_PWREN                                     ; 34      ;
; JTAGcore:inst4|shiftout:shifter|rdy         ; 27      ;
; JTAGcore:inst4|SM~127                       ; 24      ;
; JTAGcore:inst4|SM~125                       ; 24      ;
; JTAGcore:inst4|SM~126                       ; 23      ;
; JTAGcore:inst4|shiftout:shifter|T_CLK       ; 15      ;
; JTAGcore:inst4|ByteLoad                     ; 14      ;
; D~0                                         ; 13      ;
; JTAGcore:inst4|ByteCounter[0]               ; 11      ;
; JTAGcore:inst4|ByteCounter[1]               ; 10      ;
; JTAGcore:inst4|WR                           ; 10      ;
; JTAGcore:inst4|ByteCounter[2]               ; 9       ;
; JTAGcore:inst4|ByteCounter[3]               ; 8       ;
; D~2                                         ; 7       ;
; JTAGcore:inst4|ByteCounter[4]               ; 7       ;
; D~3                                         ; 6       ;
; JTAGcore:inst4|shiftout:shifter|bitcount[3] ; 6       ;
; JTAGcore:inst4|shiftout:shifter|bitcount[2] ; 6       ;
; JTAGcore:inst4|shiftout:shifter|bitcount[1] ; 6       ;
; JTAGcore:inst4|shiftout:shifter|bitcount[0] ; 6       ;
; JTAGcore:inst4|ByteCounter[5]               ; 6       ;
; JTAGcore:inst4|direct                       ; 5       ;
; D~7                                         ; 4       ;
; D~6                                         ; 4       ;
; D~5                                         ; 4       ;
; D~4                                         ; 4       ;
; N_RXF                                       ; 4       ;
; JTAGcore:inst4|echo                         ; 4       ;
; N_TXE                                       ; 3       ;
; JTAGcore:inst4|shiftout:shifter|shifter[6]  ; 3       ;
; JTAGcore:inst4|shiftout:shifter|shifter[0]  ; 3       ;
; JTAGcore:inst4|shiftout:shifter|shifter[1]  ; 3       ;
; JTAGcore:inst4|shiftout:shifter|shifter[2]  ; 3       ;
; JTAGcore:inst4|shiftout:shifter|shifter[3]  ; 3       ;
; JTAGcore:inst4|shiftout:shifter|shifter[4]  ; 3       ;
; JTAGcore:inst4|shiftout:shifter|shifter[5]  ; 3       ;
; JTAGcore:inst4|shiftout:shifter|shifter[7]  ; 3       ;