testlatch.fit.rpt

用verilog编写的USB下载线程序 实现USB协议和JTAG接口的数据转换实现状态机。

; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Passive Serial      ;
; Reserve all unused pins                      ; As input tri-stated ;
; Security bit                                 ; Off                 ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in D:/RONTEC/POWER/PCI/Altera/testlatch.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/RONTEC/POWER/PCI/Altera/testlatch.pin.


+--------------------------------------------------+
; Fitter Resource Usage Summary                    ;
+-------------------------------+------------------+
; Resource                      ; Usage            ;
+-------------------------------+------------------+
; Logic cells                   ; 45 / 64 ( 70 % ) ;
; Registers                     ; 35 / 64 ( 54 % ) ;
; Number of pterms used         ; 162              ;
; User inserted logic elements  ; 0                ;
; I/O pins                      ; 32 / 34 ( 94 % ) ;
;     -- Clock pins             ; 2 / 2 ( 100 % )  ;
;     -- Dedicated input pins   ; 2 / 2 ( 100 % )  ;
; Global signals                ; 1                ;
; Shareable expanders           ; 2 / 64 ( 3 % )   ;
; Parallel expanders            ; 5 / 60 ( 8 % )   ;
; Cells using turbo bit         ; 45 / 64 ( 70 % ) ;
; Maximum fan-out node          ; N_PWREN          ;
; Maximum fan-out               ; 35               ;
; Total fan-out                 ; 404              ;
; Average fan-out               ; 5.11             ;
+-------------------------------+------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                   ;
+---------+-------+----------+-----+-----------------------+--------------------+--------+--------------+----------------------+
; Name    ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; I/O Standard ; Location assigned by ;
+---------+-------+----------+-----+-----------------------+--------------------+--------+--------------+----------------------+
; CDONE   ; 28    ; --       ; 4   ; 2                     ; 0                  ; no     ; LVTTL        ; User                 ;
; CFG0    ; 39    ; --       ; --  ; 1                     ; 0                  ; no     ; LVTTL        ; User                 ;
; CFG1    ; 38    ; --       ; --  ; 1                     ; 0                  ; no     ; LVTTL        ; User                 ;
; CFG2    ; 37    ; --       ; --  ; 1                     ; 0                  ; no     ; LVTTL        ; User                 ;
; CFG3    ; 35    ; --       ; 4   ; 1                     ; 0                  ; no     ; LVTTL        ; User                 ;
; CLK     ; 40    ; --       ; --  ; 35                    ; 0                  ; yes    ; LVTTL        ; User                 ;
; DATAOUT ; 23    ; --       ; 3   ; 1                     ; 0                  ; no     ; LVTTL        ; User                 ;
; N_PWREN ; 20    ; --       ; 3   ; 35                    ; 0                  ; no     ; LVTTL        ; User                 ;
; N_RXF   ; 19    ; --       ; 3   ; 3                     ; 0                  ; no     ; LVTTL        ; User                 ;
; N_TXE   ; 18    ; --       ; 3   ; 4                     ; 0                  ; no     ; LVTTL        ; User                 ;
+---------+-------+----------+-----+-----------------------+--------------------+--------+--------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                               ;
+------------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+
; Name       ; Pin # ; I/O Bank ; LAB ; Output Register ; Slow Slew Rate ; Open Drain ; TRI Primitive ; I/O Standard ; Location assigned by ;
+------------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+
; ASDI       ; 21    ; --       ; 3   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ;
; GREEN_LED  ; 33    ; --       ; 4   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ;
; JTCK       ; 31    ; --       ; 4   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ;
; N_CE       ; 25    ; --       ; 3   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ;
; N_CONF     ; 27    ; --       ; 4   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ;
; N_CS       ; 22    ; --       ; 3   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ;
; N_RD       ; 14    ; --       ; 2   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ;
; RED_LED    ; 34    ; --       ; 4   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ;
; WR         ; 15    ; --       ; 2   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ;
; pin_44_OUT ; 44    ; --       ; 1   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ;
+------------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                ;
+------+-------+----------+-----+-----------------------+--------------------+--------+-----------------+----------------+------------+--------------+----------------------+
; Name ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Output Register ; Slow Slew Rate ; Open Drain ; I/O Standard ; Location assigned by ;
+------+-------+----------+-----+-----------------------+--------------------+--------+-----------------+----------------+------------+--------------+----------------------+
; D[0] ; 2     ; --       ; 1   ; 4                     ; 0                  ; no     ; no              ; no             ; no         ; LVTTL        ; User                 ;