📄 shift.fit.rpt
字号:
; Fitter Resource Utilization by Entity ;
+----------------------------+------------+------+----------------------+
; Compilation Hierarchy Node ; Macrocells ; Pins ; Full Hierarchy Name ;
+----------------------------+------------+------+----------------------+
; |shift ; 15 ; 27 ; |shift ;
; |shiftout:inst| ; 15 ; 0 ; |shift|shiftout:inst ;
+----------------------------+------------+------+----------------------+
+--------------------------------------------------------------------------------------+
; Control Signals ;
+------+----------+---------+-------+--------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ;
+------+----------+---------+-------+--------+----------------------+------------------+
; clk ; PIN_37 ; 14 ; Clock ; yes ; On ; -- ;
+------+----------+---------+-------+--------+----------------------+------------------+
+---------------------------------------------------------------------+
; Global & Other Fast Signals ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; clk ; PIN_37 ; 14 ; On ; -- ;
+------+----------+---------+----------------------+------------------+
+----------------------------------------+
; Non-Global High Fan-Out Signals ;
+------------------------------+---------+
; Name ; Fan-Out ;
+------------------------------+---------+
; shiftout:inst|rdy ; 15 ;
; shiftout:inst|T_CLK ; 15 ;
; reset ; 14 ;
; load ; 13 ;
; shiftout:inst|bitcount[3] ; 6 ;
; shiftout:inst|bitcount[2] ; 6 ;
; shiftout:inst|bitcount[1] ; 6 ;
; shiftout:inst|bitcount[0] ; 6 ;
; shiftout:inst|shifter[0] ; 3 ;
; shiftout:inst|shifter[1] ; 3 ;
; shiftout:inst|shifter[2] ; 3 ;
; shiftout:inst|shifter[3] ; 3 ;
; shiftout:inst|shifter[4] ; 3 ;
; shiftout:inst|shifter[5] ; 3 ;
; shiftout:inst|shifter[6] ; 3 ;
; shiftout:inst|shifter[7] ; 3 ;
; din[0] ; 1 ;
; din[1] ; 1 ;
; din[2] ; 1 ;
; din[3] ; 1 ;
; din[4] ; 1 ;
; din[5] ; 1 ;
; din[6] ; 1 ;
; din[7] ; 1 ;
; si ; 1 ;
; shiftout:inst|shifter[0]~292 ; 1 ;
+------------------------------+---------+
+------------------------------------------------+
; Interconnect Usage Summary ;
+----------------------------+-------------------+
; Interconnect Resource Type ; Usage ;
+----------------------------+-------------------+
; Output enables ; 0 / 6 ( 0 % ) ;
; PIA buffers ; 30 / 144 ( 20 % ) ;
+----------------------------+-------------------+
+----------------------------------------------------------------------+
; LAB Macrocells ;
+----------------------------------------+-----------------------------+
; Number of Macrocells (Average = 3.75) ; Number of LABs (Total = 2) ;
+----------------------------------------+-----------------------------+
; 0 ; 2 ;
; 1 ; 0 ;
; 2 ; 0 ;
; 3 ; 0 ;
; 4 ; 1 ;
; 5 ; 0 ;
; 6 ; 0 ;
; 7 ; 0 ;
; 8 ; 0 ;
; 9 ; 0 ;
; 10 ; 0 ;
; 11 ; 1 ;
+----------------------------------------+-----------------------------+
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Logic Cell Interconnection ;
+-----+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; LAB ; Logic Cell ; Input ; Output ;
+-----+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; A ; LC3 ; clk, reset, shiftout:inst|rdy, shiftout:inst|T_CLK, shiftout:inst|bitcount[3], shiftout:inst|bitcount[2], shiftout:inst|bitcount[1], shiftout:inst|bitcount[0] ; shiftout:inst|T_CLK, T_CLK, shiftout:inst|bitcount[0], shiftout:inst|bitcount[1], shiftout:inst|bitcount[2], shiftout:inst|bitcount[3], shiftout:inst|rdy, shiftout:inst|shifter[7], shiftout:inst|shifter[6], shiftout:inst|shifter[5], shiftout:inst|shifter[4], shiftout:inst|shifter[3], shiftout:inst|shifter[2], shiftout:inst|shifter[1], shiftout:inst|shifter[0] ;
; A ; LC9 ; clk, shiftout:inst|bitcount[3], shiftout:inst|rdy, shiftout:inst|T_CLK, reset, shiftout:inst|bitcount[0], shiftout:inst|bitcount[2], shiftout:inst|bitcount[1], load ; shiftout:inst|T_CLK, shiftout:inst|bitcount[0], shiftout:inst|bitcount[1], shiftout:inst|bitcount[2], shiftout:inst|bitcount[3], shiftout:inst|rdy ;
; A ; LC8 ; clk, shiftout:inst|bitcount[3], shiftout:inst|bitcount[0], shiftout:inst|rdy, shiftout:inst|T_CLK, reset, shiftout:inst|bitcount[1], shiftout:inst|bitcount[2], load ; shiftout:inst|T_CLK, shiftout:inst|bitcount[0], shiftout:inst|bitcount[1], shiftout:inst|bitcount[2], shiftout:inst|bitcount[3], shiftout:inst|rdy ;
; A ; LC7 ; clk, shiftout:inst|bitcount[3], reset, shiftout:inst|rdy, shiftout:inst|T_CLK, shiftout:inst|bitcount[0], shiftout:inst|bitcount[1], load, shiftout:inst|bitcount[2] ; shiftout:inst|T_CLK, shiftout:inst|bitcount[0], shiftout:inst|bitcount[1], shiftout:inst|bitcount[2], shiftout:inst|bitcount[3], shiftout:inst|rdy ;
; A ; LC2 ; clk, load, shiftout:inst|rdy, reset, shiftout:inst|bitcount[3], shiftout:inst|bitcount[2], shiftout:inst|bitcount[1], shiftout:inst|bitcount[0], shiftout:inst|T_CLK ; shiftout:inst|T_CLK, shiftout:inst|bitcount[0], shiftout:inst|bitcount[1], shiftout:inst|bitcount[2], shiftout:inst|bitcount[3], shiftout:inst|rdy ;
; A ; LC4 ; clk, load, shiftout:inst|rdy, shiftout:inst|T_CLK, shiftout:inst|bitcount[3], shiftout:inst|bitcount[2], shiftout:inst|bitcount[1], shiftout:inst|bitcount[0], reset ; shiftout:inst|T_CLK, shiftout:inst|bitcount[0], shiftout:inst|bitcount[1], shiftout:inst|bitcount[2], shiftout:inst|bitcount[3], shiftout:inst|rdy, rdy, shiftout:inst|shifter[7], shiftout:inst|shifter[6], shiftout:inst|shifter[5], shiftout:inst|shifter[4], shiftout:inst|shifter[3], shiftout:inst|shifter[2], shiftout:inst|shifter[1], shiftout:inst|shifter[0] ;
; A ; LC11 ; clk, si, shiftout:inst|T_CLK, shiftout:inst|rdy, reset, shiftout:inst|shifter[7], din[7], load ; shiftout:inst|shifter[7], dout[7], shiftout:inst|shifter[6] ;
; A ; LC14 ; clk, shiftout:inst|shifter[7], shiftout:inst|T_CLK, shiftout:inst|rdy, reset, shiftout:inst|shifter[6], din[6], load ; shiftout:inst|shifter[6], dout[6], shiftout:inst|shifter[5] ;
; A ; LC5 ; clk, shiftout:inst|shifter[6], shiftout:inst|T_CLK, shiftout:inst|rdy, reset, shiftout:inst|shifter[5], din[5], load ; shiftout:inst|shifter[5], dout[5], shiftout:inst|shifter[4] ;
; A ; LC16 ; clk, shiftout:inst|shifter[5], shiftout:inst|T_CLK, shiftout:inst|rdy, reset, shiftout:inst|shifter[4], din[4], load ; shiftout:inst|shifter[4], dout[4], shiftout:inst|shifter[3] ;
; A ; LC1 ; clk, shiftout:inst|shifter[4], shiftout:inst|T_CLK, shiftout:inst|rdy, reset, shiftout:inst|shifter[3], din[3], load ; shiftout:inst|shifter[3], dout[3], shiftout:inst|shifter[2] ;
; B ; LC21 ; clk, shiftout:inst|shifter[3], shiftout:inst|T_CLK, shiftout:inst|rdy, reset, shiftout:inst|shifter[2], din[2], load ; shiftout:inst|shifter[2], dout[2], shiftout:inst|shifter[1] ;
; B ; LC20 ; clk, shiftout:inst|shifter[2], shiftout:inst|T_CLK, shiftout:inst|rdy, reset, shiftout:inst|shifter[1], din[1], load ; shiftout:inst|shifter[1], dout[1], shiftout:inst|shifter[0] ;
; B ; LC19 ; clk, shiftout:inst|shifter[1], shiftout:inst|T_CLK, shiftout:inst|rdy, reset, shiftout:inst|shifter[0], din[0], load ; shiftout:inst|shifter[0], dout[0], shiftout:inst|shifter[0]~292 ;
; B ; LC17 ; shiftout:inst|shifter[0] ; so ;
+-----+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
Info: Version 4.2 Build 157 12/07/2004 SJ Full Version
Info: Processing started: Tue Dec 27 17:38:06 2005
Info: Command: quartus_fit --import_settings_files=off --export_settings_files=off shift -c shift
Info: Selected device EPM3064ATC44-10 for design "shift"
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
Info: Processing ended: Tue Dec 27 17:38:06 2005
Info: Elapsed time: 00:00:01
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -