⭐ 欢迎来到虫虫下载站! | 📦 资源下载 📁 资源专辑 ℹ️ 关于我们
⭐ 虫虫下载站

📄 demo.sta.rpt

📁 用硬件VHDL语言实现的串口通信的试验代码
💻 RPT
📖 第 1 页 / 共 2 页
字号:
; -1.318 ; 0.500        ; 1.818          ; High  ; clk   ; Rise       ; qinbuf[7]     ;
; -1.318 ; 0.500        ; 1.818          ; Low   ; clk   ; Rise       ; qinbuf[7]     ;
; -1.318 ; 0.500        ; 1.818          ; High  ; clk   ; Rise       ; qinbuf[5]     ;
; -1.318 ; 0.500        ; 1.818          ; Low   ; clk   ; Rise       ; qinbuf[5]     ;
; -1.318 ; 0.500        ; 1.818          ; High  ; clk   ; Rise       ; qinbuf[1]     ;
; -1.318 ; 0.500        ; 1.818          ; Low   ; clk   ; Rise       ; qinbuf[1]     ;
; -1.318 ; 0.500        ; 1.818          ; High  ; clk   ; Rise       ; qinbuf[3]     ;
; -1.318 ; 0.500        ; 1.818          ; Low   ; clk   ; Rise       ; qinbuf[3]     ;
; -1.318 ; 0.500        ; 1.818          ; High  ; clk   ; Rise       ; qinbuf[2]     ;
; -1.318 ; 0.500        ; 1.818          ; Low   ; clk   ; Rise       ; qinbuf[2]     ;
; -1.318 ; 0.500        ; 1.818          ; High  ; clk   ; Rise       ; xbitcnt[2]    ;
; -1.318 ; 0.500        ; 1.818          ; Low   ; clk   ; Rise       ; xbitcnt[2]    ;
; -1.318 ; 0.500        ; 1.818          ; High  ; clk   ; Rise       ; xbitcnt[3]    ;
; -1.318 ; 0.500        ; 1.818          ; Low   ; clk   ; Rise       ; xbitcnt[3]    ;
; -1.318 ; 0.500        ; 1.818          ; High  ; clk   ; Rise       ; xbitcnt[14]   ;
; -1.318 ; 0.500        ; 1.818          ; Low   ; clk   ; Rise       ; xbitcnt[14]   ;
; -1.318 ; 0.500        ; 1.818          ; High  ; clk   ; Rise       ; xbitcnt[4]    ;
; -1.318 ; 0.500        ; 1.818          ; Low   ; clk   ; Rise       ; xbitcnt[4]    ;
; -1.318 ; 0.500        ; 1.818          ; High  ; clk   ; Rise       ; xbitcnt[5]    ;
; -1.318 ; 0.500        ; 1.818          ; Low   ; clk   ; Rise       ; xbitcnt[5]    ;
; -1.318 ; 0.500        ; 1.818          ; High  ; clk   ; Rise       ; xbitcnt[6]    ;
; -1.318 ; 0.500        ; 1.818          ; Low   ; clk   ; Rise       ; xbitcnt[6]    ;
; -1.318 ; 0.500        ; 1.818          ; High  ; clk   ; Rise       ; xbitcnt[7]    ;
; -1.318 ; 0.500        ; 1.818          ; Low   ; clk   ; Rise       ; xbitcnt[7]    ;
; -1.318 ; 0.500        ; 1.818          ; High  ; clk   ; Rise       ; xbitcnt[10]   ;
; -1.318 ; 0.500        ; 1.818          ; Low   ; clk   ; Rise       ; xbitcnt[10]   ;
; -1.318 ; 0.500        ; 1.818          ; High  ; clk   ; Rise       ; xbitcnt[11]   ;
; -1.318 ; 0.500        ; 1.818          ; Low   ; clk   ; Rise       ; xbitcnt[11]   ;
; -1.318 ; 0.500        ; 1.818          ; High  ; clk   ; Rise       ; xbitcnt[24]   ;
; -1.318 ; 0.500        ; 1.818          ; Low   ; clk   ; Rise       ; xbitcnt[24]   ;
; -1.318 ; 0.500        ; 1.818          ; High  ; clk   ; Rise       ; xbitcnt[12]   ;
; -1.318 ; 0.500        ; 1.818          ; Low   ; clk   ; Rise       ; xbitcnt[12]   ;
; -1.318 ; 0.500        ; 1.818          ; High  ; clk   ; Rise       ; xbitcnt[13]   ;
; -1.318 ; 0.500        ; 1.818          ; Low   ; clk   ; Rise       ; xbitcnt[13]   ;
; -1.318 ; 0.500        ; 1.818          ; High  ; clk   ; Rise       ; xbitcnt[28]   ;
; -1.318 ; 0.500        ; 1.818          ; Low   ; clk   ; Rise       ; xbitcnt[28]   ;
; -1.318 ; 0.500        ; 1.818          ; High  ; clk   ; Rise       ; xbitcnt[29]   ;
; -1.318 ; 0.500        ; 1.818          ; Low   ; clk   ; Rise       ; xbitcnt[29]   ;
; -1.318 ; 0.500        ; 1.818          ; High  ; clk   ; Rise       ; xbitcnt[15]   ;
; -1.318 ; 0.500        ; 1.818          ; Low   ; clk   ; Rise       ; xbitcnt[15]   ;
; -1.318 ; 0.500        ; 1.818          ; High  ; clk   ; Rise       ; xbitcnt[18]   ;
; -1.318 ; 0.500        ; 1.818          ; Low   ; clk   ; Rise       ; xbitcnt[18]   ;
; -1.318 ; 0.500        ; 1.818          ; High  ; clk   ; Rise       ; xbitcnt[19]   ;
; -1.318 ; 0.500        ; 1.818          ; Low   ; clk   ; Rise       ; xbitcnt[19]   ;
; -1.318 ; 0.500        ; 1.818          ; High  ; clk   ; Rise       ; xbitcnt[16]   ;
; -1.318 ; 0.500        ; 1.818          ; Low   ; clk   ; Rise       ; xbitcnt[16]   ;
; -1.318 ; 0.500        ; 1.818          ; High  ; clk   ; Rise       ; xbitcnt[17]   ;
; -1.318 ; 0.500        ; 1.818          ; Low   ; clk   ; Rise       ; xbitcnt[17]   ;
; -1.318 ; 0.500        ; 1.818          ; High  ; clk   ; Rise       ; xbitcnt[20]   ;
; -1.318 ; 0.500        ; 1.818          ; Low   ; clk   ; Rise       ; xbitcnt[20]   ;
; -1.318 ; 0.500        ; 1.818          ; High  ; clk   ; Rise       ; xbitcnt[21]   ;
; -1.318 ; 0.500        ; 1.818          ; Low   ; clk   ; Rise       ; xbitcnt[21]   ;
; -1.318 ; 0.500        ; 1.818          ; High  ; clk   ; Rise       ; xbitcnt[22]   ;
; -1.318 ; 0.500        ; 1.818          ; Low   ; clk   ; Rise       ; xbitcnt[22]   ;
; -1.318 ; 0.500        ; 1.818          ; High  ; clk   ; Rise       ; xbitcnt[23]   ;
; -1.318 ; 0.500        ; 1.818          ; Low   ; clk   ; Rise       ; xbitcnt[23]   ;
; -1.318 ; 0.500        ; 1.818          ; High  ; clk   ; Rise       ; xbitcnt[25]   ;
; -1.318 ; 0.500        ; 1.818          ; Low   ; clk   ; Rise       ; xbitcnt[25]   ;
; -1.318 ; 0.500        ; 1.818          ; High  ; clk   ; Rise       ; xbitcnt[26]   ;
; -1.318 ; 0.500        ; 1.818          ; Low   ; clk   ; Rise       ; xbitcnt[26]   ;
; -1.318 ; 0.500        ; 1.818          ; High  ; clk   ; Rise       ; xbitcnt[27]   ;
; -1.318 ; 0.500        ; 1.818          ; Low   ; clk   ; Rise       ; xbitcnt[27]   ;
; -1.318 ; 0.500        ; 1.818          ; High  ; clk   ; Rise       ; xbitcnt[30]   ;
; -1.318 ; 0.500        ; 1.818          ; Low   ; clk   ; Rise       ; xbitcnt[30]   ;
+--------+--------------+----------------+-------+-------+------------+---------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2354     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2354     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 18    ; 18   ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 2     ; 2    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 6.1 Build 201 11/27/2006 SJ Full Version
    Info: Processing started: Mon Jun 25 17:23:10 2007
Info: Command: quartus_sta demo -c demo
Info: qsta_default_script.tcl version: 23.0.1.4
Warning: Found USE_TIMEQUEST_TIMING_ANALYZER=OFF. The TimeQuest Timing Analyzer is not the default Timing Analysis Tool during full compilation.
Critical Warning: SDC file not found: 'demo.sdc'
Info: No base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -waveform {0.000 0.500} -name clk clk
Info: Worst-case setup slack is -5.247
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -5.247      -212.800 clk 
Info: Worst-case hold slack is 1.060
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     1.060         0.000 clk 
Info: No recovery paths to report
Info: No removal paths to report
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Allocated 106 megabytes of memory during processing
    Info: Processing ended: Mon Jun 25 17:23:12 2007
    Info: Elapsed time: 00:00:02


⌨️ 快捷键说明

复制代码 Ctrl + C
搜索代码 Ctrl + F
全屏模式 F11
切换主题 Ctrl + Shift + D
显示快捷键 ?
增大字号 Ctrl + =
减小字号 Ctrl + -