提供《采用CPLD实现串口通信(Verilog硬件描述语言)》完整VHDL/FPGA/Verilog工程技术资料下载(归档大小 6 K),包含相关硬件原理图参考、开发文档或源代码工程。
已自动扫描归档包内目录结构与文件清单
源码与文本文档支持点击「在线阅读」,二进制/媒体文件请下载压缩包后使用
1
FILE
demo.tan.summary
1.6 KB
包内组件
2
FILE
demo.tan.rpt
66.1 KB
包内组件
3
FILE
demo.asm.rpt
9 KB
包内组件
4
FILE
demo.qws
1 KB
包内组件
5
FILE
demo.qpf
1.5 KB
包内组件
6
FILE
demo.map.eqn
35.7 KB
包内组件
7
FILE
fen1250.vhd
1 KB
包内组件
8
FILE
demo.qsf
2.6 KB
包内组件
9
FILE
demo.fit.smsg
5.5 KB
包内组件
10
FILE
serialout.vhd
3 KB
包内组件
11
FILE
demo.sof
72.3 KB
包内组件
12
FILE
demo.fit.eqn
47 KB
包内组件