demo.fit.rpt

用硬件VHDL语言实现的串口通信的试验代码

; tdempty ; Output   ; --            ; --            ; --                    ; --  ;
; txd     ; Output   ; --            ; --            ; --                    ; --  ;
+---------+----------+---------------+---------------+-----------------------+-----+


+----------------------------------------------------+
; Pad To Core Delay Chain Fanout                     ;
+----------------------+-------------------+---------+
; Source Pin / Fanout  ; Pad To Core Index ; Setting ;
+----------------------+-------------------+---------+
; clk                  ;                   ;         ;
; wr                   ;                   ;         ;
;      - state.x_idle  ; 0                 ; ON      ;
;      - state.x_start ; 0                 ; ON      ;
;      - Selector1~60  ; 0                 ; ON      ;
; qin[5]               ;                   ;         ;
;      - qinbuf[5]     ; 0                 ; ON      ;
; qin[6]               ;                   ;         ;
;      - qinbuf[6]     ; 0                 ; ON      ;
; qin[4]               ;                   ;         ;
;      - qinbuf[4]     ; 0                 ; ON      ;
; qin[7]               ;                   ;         ;
;      - qinbuf[7]     ; 1                 ; ON      ;
; qin[2]               ;                   ;         ;
;      - qinbuf[2]     ; 1                 ; ON      ;
; qin[1]               ;                   ;         ;
; qin[0]               ;                   ;         ;
;      - qinbuf[0]     ; 0                 ; ON      ;
; qin[3]               ;                   ;         ;
;      - qinbuf[3]     ; 1                 ; ON      ;
+----------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                             ;
+------------------+--------------+---------+--------------+--------+----------------------+------------------+
; Name             ; Location     ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+------------------+--------------+---------+--------------+--------+----------------------+------------------+
; Selector1~60     ; LC_X18_Y6_N2 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; clk              ; PIN_16       ; 51      ; Clock        ; yes    ; Global Clock         ; GCLK2            ;
; state.x_shift    ; LC_X18_Y8_N4 ; 36      ; Sync. clear  ; no     ; --                   ; --               ;
; xbitcnt[12]~1479 ; LC_X18_Y8_N9 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; xcnt~8           ; LC_X18_Y6_N8 ; 4       ; Clock enable ; no     ; --                   ; --               ;
+------------------+--------------+---------+--------------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; clk  ; PIN_16   ; 51      ; Global Clock         ; GCLK2            ;
+------+----------+---------+----------------------+------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+------------------+--------------+
; Name             ; Fan-Out      ;
+------------------+--------------+
; state.x_shift    ; 36           ;
; xbitcnt[12]~1479 ; 32           ;
; Selector1~60     ; 8            ;
; state.x_wait     ; 7            ;
; Equal0~40        ; 7            ;
; Equal1~25        ; 6            ;
; xcnt[0]          ; 6            ;
; xbitcnt[25]~1472 ; 5            ;
; xbitcnt[20]~1467 ; 5            ;
; xbitcnt[15]~1462 ; 5            ;
; xbitcnt[10]~1457 ; 5            ;
; xbitcnt[5]~1452  ; 5            ;
; xcnt[1]          ; 5            ;
; xbitcnt[1]       ; 5            ;
; xbitcnt[0]~1447  ; 5            ;
; xbitcnt[0]       ; 5            ;
; state.x_idle     ; 5            ;
; xcnt~8           ; 4            ;
; xcnt[2]          ; 4            ;
; wr               ; 3            ;
; xcnt[0]~181      ; 3            ;
; Equal2~364       ; 3            ;
; state.x_start    ; 3            ;
; xcnt[3]          ; 3            ;
; state.x_stop     ; 3            ;
; xbitcnt[2]       ; 3            ;
; xbitcnt[31]      ; 2            ;
; xbitcnt[30]      ; 2            ;
; xbitcnt[29]      ; 2            ;
; xbitcnt[28]      ; 2            ;
; xbitcnt[27]      ; 2            ;
; xbitcnt[26]      ; 2            ;
; xbitcnt[25]      ; 2            ;
; xbitcnt[24]      ; 2            ;
; xbitcnt[23]      ; 2            ;
; xbitcnt[22]      ; 2            ;
; xbitcnt[21]      ; 2            ;
; xbitcnt[20]      ; 2            ;
; xbitcnt[17]      ; 2            ;
; xbitcnt[16]      ; 2            ;
; xbitcnt[19]      ; 2            ;
; xbitcnt[18]      ; 2            ;
; xbitcnt[15]      ; 2            ;
; xbitcnt[14]      ; 2            ;
; xbitcnt[13]      ; 2            ;
; xbitcnt[12]      ; 2            ;
; xbitcnt[11]      ; 2            ;
; xbitcnt[10]      ; 2            ;
; xbitcnt[9]       ; 2            ;
; xbitcnt[8]       ; 2            ;
+------------------+--------------+


+----------------------------------------------------+
; Interconnect Usage Summary                         ;
+----------------------------+-----------------------+
; Interconnect Resource Type ; Usage                 ;
+----------------------------+-----------------------+
; C4s                        ; 41 / 8,840 ( < 1 % )  ;
; Direct links               ; 27 / 11,506 ( < 1 % ) ;
; Global clocks              ; 1 / 8 ( 13 % )        ;
; LAB clocks                 ; 4 / 156 ( 3 % )       ;
; LUT chains                 ; 2 / 2,619 ( < 1 % )   ;
; Local interconnects        ; 70 / 11,506 ( < 1 % ) ;
; M4K buffers                ; 0 / 468 ( 0 % )       ;
; R4s                        ; 14 / 7,520 ( < 1 % )  ;
+----------------------------+-----------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 7.30) ; Number of LABs  (Total = 10) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 1                            ;
; 2                                          ; 1                            ;
; 3                                          ; 0                            ;