📄 clock_1.fit.rpt
字号:
The pin-out file can be found in D:/my_eda2/clock_1/clock_1.pin.
+--------------------------------------------------------------------+
; Fitter Resource Usage Summary ;
+---------------------------------------------+----------------------+
; Resource ; Usage ;
+---------------------------------------------+----------------------+
; Total logic elements ; 112 / 8,256 ( 1 % ) ;
; -- Combinational with no register ; 83 ;
; -- Register only ; 0 ;
; -- Combinational with a register ; 29 ;
; ; ;
; Logic element usage by number of LUT inputs ; ;
; -- 4 input functions ; 63 ;
; -- 3 input functions ; 18 ;
; -- <=2 input functions ; 31 ;
; -- Register only ; 0 ;
; ; ;
; Logic elements by mode ; ;
; -- normal mode ; 91 ;
; -- arithmetic mode ; 21 ;
; ; ;
; Total registers* ; 29 / 8,487 ( < 1 % ) ;
; -- Dedicated logic registers ; 29 / 8,256 ( < 1 % ) ;
; -- I/O registers ; 0 / 231 ( 0 % ) ;
; ; ;
; Total LABs: partially or completely used ; 10 / 516 ( 2 % ) ;
; User inserted logic elements ; 0 ;
; Virtual pins ; 0 ;
; I/O pins ; 16 / 85 ( 19 % ) ;
; -- Clock pins ; 1 / 4 ( 25 % ) ;
; Global signals ; 3 ;
; M4Ks ; 0 / 36 ( 0 % ) ;
; Total memory bits ; 0 / 165,888 ( 0 % ) ;
; Total RAM block bits ; 0 / 165,888 ( 0 % ) ;
; Embedded Multiplier 9-bit elements ; 0 / 36 ( 0 % ) ;
; PLLs ; 0 / 2 ( 0 % ) ;
; Global clocks ; 3 / 8 ( 38 % ) ;
; Average interconnect usage ; 0% ;
; Peak interconnect usage ; 0% ;
; Maximum fan-out node ; cnt[0] ;
; Maximum fan-out ; 18 ;
; Highest non-global fan-out signal ; cnt[0] ;
; Highest non-global fan-out ; 18 ;
; Total fan-out ; 471 ;
; Average fan-out ; 2.89 ;
+---------------------------------------------+----------------------+
* Register count does not include registers inside RAM blocks or DSP blocks.
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; LogicLock Region Resource Usage ;
+------------------+--------+-------+--------+-------------+---------------------------+---------------+-------------+-------+--------------+---------+-----------+-------+--------------+--------------+-------------------+------------------+
; LogicLock Region ; Origin ; Width ; Height ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ;
+------------------+--------+-------+--------+-------------+---------------------------+---------------+-------------+-------+--------------+---------+-----------+-------+--------------+--------------+-------------------+------------------+
; Top ; X1_Y1 ; 1 ; 1 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ;
+------------------+--------+-------+--------+-------------+---------------------------+---------------+-------------+-------+--------------+---------+-----------+-------+--------------+--------------+-------------------+------------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk ; 18 ; 1 ; 0 ; 9 ; 1 ; 1 ; 0 ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ;
; clr ; 63 ; 4 ; 28 ; 0 ; 3 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ;
; en ; 64 ; 4 ; 28 ; 0 ; 0 ; 8 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; scan[0] ; 139 ; 2 ; 3 ; 19 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ;
; scan[1] ; 137 ; 2 ; 3 ; 19 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ;
; scan[2] ; 69 ; 4 ; 32 ; 0 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ;
; scan[3] ; 70 ; 4 ; 32 ; 0 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ;
; scan[4] ; 71 ; 4 ; 32 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ;
; scan[5] ; 72 ; 4 ; 32 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ;
; seg[0] ; 96 ; 3 ; 34 ; 11 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ;
; seg[1] ; 97 ; 3 ; 34 ; 12 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ;
; seg[2] ; 99 ; 3 ; 34 ; 14 ; 4 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ;
; seg[3] ; 100 ; 3 ; 34 ; 15 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ;
; seg[4] ; 101 ; 3 ; 34 ; 15 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ;
; seg[5] ; 112 ; 2 ; 32 ; 19 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ;
; seg[6] ; 113 ; 2 ; 32 ; 19 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
+-----------------------------------------------------------+
; I/O Bank Usage ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1 ; 3 / 17 ( 18 % ) ; 3.3V ; -- ;
; 2 ; 4 / 23 ( 17 % ) ; 3.3V ; -- ;
; 3 ; 6 / 21 ( 29 % ) ; 3.3V ; -- ;
; 4 ; 6 / 24 ( 25 % ) ; 3.3V ; -- ;
+----------+-----------------+---------------+--------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir. ; I/O Standard ; Voltage ; I/O Type ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1 ; 0 ; 1 ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ;
; 2 ; 1 ; 1 ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ;
; 3 ; 2 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 4 ; 3 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 5 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
; 6 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
; 7 ; 10 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 8 ; 18 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 9 ; 19 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 10 ; 20 ; 1 ; #TDO ; output ; ; ; -- ; ; -- ; -- ;
; 11 ; 21 ; 1 ; #TMS ; input ; ; ; -- ; ; -- ; -- ;
; 12 ; 22 ; 1 ; #TCK ; input ; ; ; -- ; ; -- ; -- ;
; 13 ; 23 ; 1 ; #TDI ; input ; ; ; -- ; ; -- ; -- ;
; 14 ; 24 ; 1 ; ^DATA0 ; input ; ; ; -- ; ; -- ; -- ;
; 15 ; 25 ; 1 ; ^DCLK ; ; ; ; -- ; ; -- ; -- ;
; 16 ; 26 ; 1 ; ^nCE ; ; ; ; -- ; ; -- ; -- ;
; 17 ; 27 ; 1 ; GND+ ; ; ; ; Row I/O ; ; -- ; -- ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -