📄 block1.tan.rpt
字号:
; Cut off read during write signal paths ; On ; ; ; ;
; Cut off feedback from I/O pins ; On ; ; ; ;
; Report Combined Fast/Slow Timing ; Off ; ; ; ;
; Ignore Clock Settings ; Off ; ; ; ;
; Analyze latches as synchronous elements ; On ; ; ; ;
; Enable Recovery/Removal analysis ; Off ; ; ; ;
; Enable Clock Latency ; Off ; ; ; ;
; Use TimeQuest Timing Analyzer ; Off ; ; ; ;
+-------------------------------------------------------+--------------------+------+----+-------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk' ;
+-----------------------------------------+-----------------------------------------------------+-----------------------+-----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period) ; From ; To ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-----------------------+-----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A ; 114.80 MHz ( period = 8.711 ns ) ; ad_control:inst|n[3] ; ad_control:inst|i[26] ; clk ; clk ; None ; None ; 8.450 ns ;
; N/A ; 114.80 MHz ( period = 8.711 ns ) ; ad_control:inst|n[3] ; ad_control:inst|i[24] ; clk ; clk ; None ; None ; 8.450 ns ;
; N/A ; 114.80 MHz ( period = 8.711 ns ) ; ad_control:inst|n[3] ; ad_control:inst|i[25] ; clk ; clk ; None ; None ; 8.450 ns ;
; N/A ; 115.82 MHz ( period = 8.634 ns ) ; ad_control:inst|n[3] ; ad_control:inst|i[23] ; clk ; clk ; None ; None ; 8.373 ns ;
; N/A ; 115.82 MHz ( period = 8.634 ns ) ; ad_control:inst|n[3] ; ad_control:inst|i[22] ; clk ; clk ; None ; None ; 8.373 ns ;
; N/A ; 115.82 MHz ( period = 8.634 ns ) ; ad_control:inst|n[3] ; ad_control:inst|i[21] ; clk ; clk ; None ; None ; 8.373 ns ;
; N/A ; 115.82 MHz ( period = 8.634 ns ) ; ad_control:inst|n[3] ; ad_control:inst|i[20] ; clk ; clk ; None ; None ; 8.373 ns ;
; N/A ; 115.82 MHz ( period = 8.634 ns ) ; ad_control:inst|n[3] ; ad_control:inst|i[19] ; clk ; clk ; None ; None ; 8.373 ns ;
; N/A ; 116.36 MHz ( period = 8.594 ns ) ; ad_control:inst|n[4] ; ad_control:inst|i[26] ; clk ; clk ; None ; None ; 8.333 ns ;
; N/A ; 116.36 MHz ( period = 8.594 ns ) ; ad_control:inst|n[4] ; ad_control:inst|i[24] ; clk ; clk ; None ; None ; 8.333 ns ;
; N/A ; 116.36 MHz ( period = 8.594 ns ) ; ad_control:inst|n[4] ; ad_control:inst|i[25] ; clk ; clk ; None ; None ; 8.333 ns ;
; N/A ; 117.10 MHz ( period = 8.540 ns ) ; ad_control:inst|n[1] ; ad_control:inst|i[26] ; clk ; clk ; None ; None ; 8.279 ns ;
; N/A ; 117.10 MHz ( period = 8.540 ns ) ; ad_control:inst|n[1] ; ad_control:inst|i[24] ; clk ; clk ; None ; None ; 8.279 ns ;
; N/A ; 117.10 MHz ( period = 8.540 ns ) ; ad_control:inst|n[1] ; ad_control:inst|i[25] ; clk ; clk ; None ; None ; 8.279 ns ;
; N/A ; 117.41 MHz ( period = 8.517 ns ) ; ad_control:inst|n[4] ; ad_control:inst|i[23] ; clk ; clk ; None ; None ; 8.256 ns ;
; N/A ; 117.41 MHz ( period = 8.517 ns ) ; ad_control:inst|n[4] ; ad_control:inst|i[22] ; clk ; clk ; None ; None ; 8.256 ns ;
; N/A ; 117.41 MHz ( period = 8.517 ns ) ; ad_control:inst|n[4] ; ad_control:inst|i[21] ; clk ; clk ; None ; None ; 8.256 ns ;
; N/A ; 117.41 MHz ( period = 8.517 ns ) ; ad_control:inst|n[4] ; ad_control:inst|i[20] ; clk ; clk ; None ; None ; 8.256 ns ;
; N/A ; 117.41 MHz ( period = 8.517 ns ) ; ad_control:inst|n[4] ; ad_control:inst|i[19] ; clk ; clk ; None ; None ; 8.256 ns ;
; N/A ; 117.95 MHz ( period = 8.478 ns ) ; ad_control:inst|n[2] ; ad_control:inst|i[26] ; clk ; clk ; None ; None ; 8.217 ns ;
; N/A ; 117.95 MHz ( period = 8.478 ns ) ; ad_control:inst|n[2] ; ad_control:inst|i[24] ; clk ; clk ; None ; None ; 8.217 ns ;
; N/A ; 117.95 MHz ( period = 8.478 ns ) ; ad_control:inst|n[2] ; ad_control:inst|i[25] ; clk ; clk ; None ; None ; 8.217 ns ;
; N/A ; 118.16 MHz ( period = 8.463 ns ) ; ad_control:inst|n[1] ; ad_control:inst|i[23] ; clk ; clk ; None ; None ; 8.202 ns ;
; N/A ; 118.16 MHz ( period = 8.463 ns ) ; ad_control:inst|n[1] ; ad_control:inst|i[22] ; clk ; clk ; None ; None ; 8.202 ns ;
; N/A ; 118.16 MHz ( period = 8.463 ns ) ; ad_control:inst|n[1] ; ad_control:inst|i[21] ; clk ; clk ; None ; None ; 8.202 ns ;
; N/A ; 118.16 MHz ( period = 8.463 ns ) ; ad_control:inst|n[1] ; ad_control:inst|i[20] ; clk ; clk ; None ; None ; 8.202 ns ;
; N/A ; 118.16 MHz ( period = 8.463 ns ) ; ad_control:inst|n[1] ; ad_control:inst|i[19] ; clk ; clk ; None ; None ; 8.202 ns ;
; N/A ; 118.37 MHz ( period = 8.448 ns ) ; ad_control:inst|n[0] ; ad_control:inst|i[26] ; clk ; clk ; None ; None ; 8.187 ns ;
; N/A ; 118.37 MHz ( period = 8.448 ns ) ; ad_control:inst|n[0] ; ad_control:inst|i[24] ; clk ; clk ; None ; None ; 8.187 ns ;
; N/A ; 118.37 MHz ( period = 8.448 ns ) ; ad_control:inst|n[0] ; ad_control:inst|i[25] ; clk ; clk ; None ; None ; 8.187 ns ;
; N/A ; 118.61 MHz ( period = 8.431 ns ) ; ad_control:inst|n[13] ; ad_control:inst|i[26] ; clk ; clk ; None ; None ; 8.199 ns ;
; N/A ; 118.61 MHz ( period = 8.431 ns ) ; ad_control:inst|n[13] ; ad_control:inst|i[24] ; clk ; clk ; None ; None ; 8.199 ns ;
; N/A ; 118.61 MHz ( period = 8.431 ns ) ; ad_control:inst|n[13] ; ad_control:inst|i[25] ; clk ; clk ; None ; None ; 8.199 ns ;
; N/A ; 118.78 MHz ( period = 8.419 ns ) ; ad_control:inst|i[8] ; ad_control:inst|i[26] ; clk ; clk ; None ; None ; 8.158 ns ;
; N/A ; 118.78 MHz ( period = 8.419 ns ) ; ad_control:inst|i[8] ; ad_control:inst|i[24] ; clk ; clk ; None ; None ; 8.158 ns ;
; N/A ; 118.78 MHz ( period = 8.419 ns ) ; ad_control:inst|i[8] ; ad_control:inst|i[25] ; clk ; clk ; None ; None ; 8.158 ns ;
; N/A ; 118.93 MHz ( period = 8.408 ns ) ; ad_control:inst|n[7] ; ad_control:inst|i[26] ; clk ; clk ; None ; None ; 8.147 ns ;
; N/A ; 118.93 MHz ( period = 8.408 ns ) ; ad_control:inst|n[7] ; ad_control:inst|i[24] ; clk ; clk ; None ; None ; 8.147 ns ;
; N/A ; 118.93 MHz ( period = 8.408 ns ) ; ad_control:inst|n[7] ; ad_control:inst|i[25] ; clk ; clk ; None ; None ; 8.147 ns ;
; N/A ; 119.03 MHz ( period = 8.401 ns ) ; ad_control:inst|n[2] ; ad_control:inst|i[23] ; clk ; clk ; None ; None ; 8.140 ns ;
; N/A ; 119.03 MHz ( period = 8.401 ns ) ; ad_control:inst|n[2] ; ad_control:inst|i[22] ; clk ; clk ; None ; None ; 8.140 ns ;
; N/A ; 119.03 MHz ( period = 8.401 ns ) ; ad_control:inst|n[2] ; ad_control:inst|i[21] ; clk ; clk ; None ; None ; 8.140 ns ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -