div.hier_info

是vhdl语言

|div
clkin => count[12].CLK
clkin => count[11].CLK
clkin => count[10].CLK
clkin => count[9].CLK
clkin => count[8].CLK
clkin => count[7].CLK
clkin => count[6].CLK
clkin => count[5].CLK
clkin => count[4].CLK
clkin => count[3].CLK
clkin => count[2].CLK
clkin => count[1].CLK
clkin => count[0].CLK
clkin => full.CLK
clkout <= full.DB_MAX_OUTPUT_PORT_TYPE