fre_test.fit.rpt

等精度数字频率计 的一个工程---包括vhdl源程序和编译后产生的相关文件

;      - mux64_8:inst3|data[0]~3605 ; 0                 ; ON      ;
;      - mux64_8:inst3|data[0]~3606 ; 0                 ; ON      ;
; SEL[2]                            ;                   ;         ;
;      - mux64_8:inst3|data[7]~3572 ; 0                 ; ON      ;
;      - mux64_8:inst3|data[6]~3577 ; 0                 ; ON      ;
;      - mux64_8:inst3|data[5]~3582 ; 0                 ; ON      ;
;      - mux64_8:inst3|data[4]~3587 ; 0                 ; ON      ;
;      - mux64_8:inst3|data[3]~3592 ; 0                 ; ON      ;
;      - mux64_8:inst3|data[2]~3597 ; 0                 ; ON      ;
;      - mux64_8:inst3|data[1]~3602 ; 0                 ; ON      ;
;      - mux64_8:inst3|data[0]~3607 ; 0                 ; ON      ;
; CL                                ;                   ;         ;
;      - inst                       ; 0                 ; ON      ;
; TCLK                              ;                   ;         ;
; CLR                               ;                   ;         ;
+-----------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------+
; Control Signals                                                                                 ;
+------+--------------+---------+--------------+--------+----------------------+------------------+
; Name ; Location     ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+------+--------------+---------+--------------+--------+----------------------+------------------+
; CLR  ; PIN_66       ; 64      ; Async. clear ; yes    ; Global Clock         ; GCLK6            ;
; TCLK ; PIN_10       ; 33      ; Clock        ; yes    ; Global Clock         ; GCLK2            ;
; inst ; LC_X16_Y7_N1 ; 32      ; Latch enable ; yes    ; Global Clock         ; GCLK3            ;
+------+--------------+---------+--------------+--------+----------------------+------------------+


+-------------------------------------------------------------------------+
; Global & Other Fast Signals                                             ;
+------+--------------+---------+----------------------+------------------+
; Name ; Location     ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+--------------+---------+----------------------+------------------+
; CLR  ; PIN_66       ; 64      ; Global Clock         ; GCLK6            ;
; TCLK ; PIN_10       ; 33      ; Global Clock         ; GCLK2            ;
; inst ; LC_X16_Y7_N1 ; 32      ; Global Clock         ; GCLK3            ;
+------+--------------+---------+----------------------+------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+----------------------+----------+
; Name                 ; Fan-Out  ;
+----------------------+----------+
; SEL[1]               ; 24       ;
; SEL[0]               ; 24       ;
; SEL[2]               ; 8        ;
; bzq:inst1|Add0~553   ; 5        ;
; bzq:inst1|Add0~541   ; 5        ;
; bzq:inst1|Add0~523   ; 5        ;
; bzq:inst1|Add0~519   ; 5        ;
; bzq:inst1|Add0~501   ; 5        ;
; tf:inst2|tsq[25]~153 ; 5        ;
; tf:inst2|tsq[10]~146 ; 5        ;
; tf:inst2|tsq[20]~139 ; 5        ;
; tf:inst2|tsq[5]~136  ; 5        ;
; tf:inst2|tsq[15]~126 ; 5        ;
; bzq:inst1|bzq[24]    ; 3        ;
; bzq:inst1|bzq[8]     ; 3        ;
; bzq:inst1|bzq[16]    ; 3        ;
; bzq:inst1|bzq[25]    ; 3        ;
; bzq:inst1|bzq[1]     ; 3        ;
; bzq:inst1|bzq[9]     ; 3        ;
; bzq:inst1|bzq[17]    ; 3        ;
; bzq:inst1|bzq[26]    ; 3        ;
; bzq:inst1|bzq[2]     ; 3        ;
; bzq:inst1|bzq[10]    ; 3        ;
; bzq:inst1|bzq[18]    ; 3        ;
; bzq:inst1|bzq[27]    ; 3        ;
; bzq:inst1|bzq[3]     ; 3        ;
; bzq:inst1|bzq[11]    ; 3        ;
; bzq:inst1|bzq[19]    ; 3        ;
; bzq:inst1|bzq[28]    ; 3        ;
; bzq:inst1|bzq[4]     ; 3        ;
; bzq:inst1|bzq[12]    ; 3        ;
; bzq:inst1|bzq[20]    ; 3        ;
; bzq:inst1|bzq[29]    ; 3        ;
; bzq:inst1|bzq[5]     ; 3        ;
; bzq:inst1|bzq[13]    ; 3        ;
; bzq:inst1|bzq[21]    ; 3        ;
; bzq:inst1|bzq[30]    ; 3        ;
; bzq:inst1|bzq[6]     ; 3        ;
; bzq:inst1|bzq[14]    ; 3        ;
; bzq:inst1|bzq[22]    ; 3        ;
; bzq:inst1|bzq[31]    ; 3        ;
; bzq:inst1|bzq[7]     ; 3        ;
; bzq:inst1|bzq[15]    ; 3        ;
; bzq:inst1|bzq[23]    ; 3        ;
; bzq:inst1|bzq[0]~13  ; 3        ;
; tf:inst2|tsq[0]      ; 3        ;
; tf:inst2|tsq[24]     ; 2        ;
; tf:inst2|tsq[16]     ; 2        ;
; tf:inst2|tsq[8]      ; 2        ;
; tf:inst2|tsq[25]     ; 2        ;
+----------------------+----------+


+----------------------------------------------------+
; Interconnect Usage Summary                         ;
+----------------------------+-----------------------+
; Interconnect Resource Type ; Usage                 ;
+----------------------------+-----------------------+
; C4s                        ; 91 / 8,840 ( 1 % )    ;
; Direct links               ; 29 / 11,506 ( < 1 % ) ;
; Global clocks              ; 3 / 8 ( 38 % )        ;
; LAB clocks                 ; 18 / 156 ( 12 % )     ;
; LUT chains                 ; 3 / 2,619 ( < 1 % )   ;
; Local interconnects        ; 166 / 11,506 ( 1 % )  ;
; M4K buffers                ; 0 / 468 ( 0 % )       ;
; R4s                        ; 53 / 7,520 ( < 1 % )  ;
+----------------------------+-----------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 6.75) ; Number of LABs  (Total = 20) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 6                            ;
; 2                                          ; 0                            ;
; 3                                          ; 0                            ;
; 4                                          ; 0                            ;
; 5                                          ; 1                            ;
; 6                                          ; 1                            ;
; 7                                          ; 0                            ;
; 8                                          ; 1                            ;
; 9                                          ; 0                            ;
; 10                                         ; 11                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.55) ; Number of LABs  (Total = 20) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 5                            ;
; 1 Clock                            ; 6                            ;
+------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+---------------------------------------------+------------------------------+